作者：Gabriele Manganaro 和 Dave Robertson
时刻交织技能可运用多个相同的模数转化器（ADC），并以比每一个独自数据转化器作业采样速率更高的速率来处理惯例采样数据序列。简略说来，时刻交织（IL）由时刻多路复用M个相同的ADC并联阵列组成，如图1所示。这样能够得到更高的净采样速率fs（采样周期Ts = 1/fs），哪怕阵列中的每一个ADC实际上以较低的速率进行采样（和转化），即fs/M。因此，举例而言，经过交织四个10位/100 MSPS ADC，理论上能够完结10位/400 MSPS ADC。
为了更好地了解IL原理，图1中一个模仿输入VIN （t）以M个ADC进行采样，其成果为组合数字输出数据序列DOUT。ADC1最早采样VIN （t0）并开端将其转化为n位数字信号。Ts秒后，ADC2将采样VIN （t0+Ts）并开端将其转化为n位数字信号。接着，Ts秒后，ADC3将采样VIN （t0 +2Ts），以此类推。ADCM完结VIN （t0 +（M-1）×Ts）采样后，开端下一个采样周期，并从ADC1采样VIN （t0 +M×Ts）开端，顺次进行下去。
由于ADC次序输出n位数据且输出次序与方才描绘的采样操作次序共同，这些数字n位字由同一张图右侧的解复用器所收集。这儿获取的是重新组合的数据输出序列DOUT （t0 + L），DOUT （t0 + L + Ts），DOUT （t0 + L + 2Ts），。..。L标明每一个独自ADC的固定转化时刻，而该重新组合的数据序列是一个n位数据序列，采样速率为fs。因此，尽管各个ADC（一般称为“通道”）为n位ADC且采样速率为fs/M，但全体等于采样速率为fs的单个n位ADC，而咱们将其称为时刻交织ADC（与通道相差异）。输入本质上是分离隔的，并由阵列中的ADC独自处理，然后在输出端接连重组，以便构成输入VIN的高数据速率标明DOUT。
图1. M次交织的n位ADC阵列每一个ADC的采样速率为fs/M，得到的时刻交织ADC采样速率为fs。M = 4的时钟计划示例在该图下半部分显现。
这种强壮的技能在实际运用时存在一些难题。一个重要的问题是来自通道的M数据流经过数字拼装后重构原始输入信号VIN。假如咱们看一下频谱DOUT；除了看到VIN的数字信号以及模数转化引进的失真，咱们还将看到额定的和许多的杂散成分，称为“交织杂散”（或简称为IL杂散）；IL杂散既没有多项式类型失真的签名——比方较高次信号谐波（2次，3次，等等）——也没有量化或DNL差错签名。IL伪像可视为时域固定码噪声的一种方式，由通道中的模仿危害引起，由于在交织过程中选用分隔转化信号进行调制并出现在终究的数字化输出DOUT。
让咱们剖析一个简略的示例，了解或许会发生什么状况。考虑频率fIN下正弦输入VIN的双路交织ADC状况。假定ADC1具有增益G1，ADC2具有差分增益G2。在这种双路IL ADC中，ADC1和ADC2将替换采样VIN。因此，假如ADC1转化偶数样本，而ADC2转化奇数样本，则一切DOUT偶数数据的起伏都将由G1设置，而一切DOUT奇数数据的起伏都将由G2设置。然后，DOUT不只包括VIN，还包括一些多项式失真，但它遭到G1和G2的替换扩大，就好像咱们选用频率为fs/2的方波对VIN进行起伏调制。这样做会引进更多杂散成分。特别地，DOUT在fs/2 – fIN频率处会包括“增益杂散”；并且不幸的是，该杂散的频率会盯梢输入fIN，且坐落交织ADC的榜首奈奎斯特频段内（即在fs/2内），而在一切其它奈奎斯特频段内也会存在混叠。该交织杂散的功率/起伏取决于两个增益G1和G2之间的净差。换言之，它取决于增益差错失配［2］。而终究，它取决于输入VIN自身的起伏。
假如输入并非简略正弦波，而是实在运用中的全频带限幅信号，那么“增益杂散”就不只仅搅扰音了，而是频带限幅输入信号自身的完好调理镜像，出现在奈奎斯特频段内。这在必定程度上抵消了交织带来的带宽添加的优势。
尽管上例中咱们仅考虑了通道间的增益差错失配，其它危害也会引起交织杂散。失调失配（通道失调之间的差）引起固定频率的信号音（“失调杂散”），功率与失调失配成正比［3］。当某些通道比预订次序更早或更晚采样某位时，便发生采样时刻偏斜。它会引进“时刻杂散”，其频率与增益杂散彻底共同（并叠加相同的起伏）［4］但功率会跟着fIN的添加以及输入起伏的添加而不断加强。各通道之间的带宽失配会引进更多的杂散成分，频率取决于fIN，并且正如时刻杂散，杂散功率不只跟着输入起伏，并且还会跟着fIN自身而逐渐添加。再次着重，不管何种状况，输出频谱下降的程度并不取决于通道危害的绝对值（失调、增益、时序、频段），而是取决于通道之间的相对失配或通道之差。
尽管时刻交织的根本技能存在已有几十年，但IL可在何种程度上坚持最小化则将其曩昔的适用性约束于低分辨率转化器。但是，最近在通道失配校准方面以及按捺残留IL杂散成分方面的前进现已能够完结全集成、极高速、12/14/16位IL ADC。
这种状况下，咱们需求对交织进行分类。咱们一般将两个交织通道称为“乒乓”作业。然后，当咱们描绘较少通道数的状况（比方3通道至4通道），以及许多通道的状况时（比方超越4个通道，一般到达8个或更多），咱们还区分了“轻度交织”和“重度交织”。
乒乓（双路）交织
当咱们仅仅交织两个通道以便使采样速率翻倍时，咱们将其称为“乒乓”，如图2 （a）中的框图所示。这是一种最简略的状况，它有一些风趣和有用的特性。这种状况下，在交织ADC的榜首奈奎斯特频段内，交织杂散坐落直流、fs/2和fs/2 – fIN处。因此，假如输入信号VIN是一个对中至fIN的窄带信号——如图2 （b）中的榜首奈奎斯特输出频谱所示——交织杂散包括直流处的失调杂散、fs/2处的另一个失调失配杂散以及对中至fs/2 – fIN的增益和时序杂散镜像，看上去就像输入自身的一个扩大仿制版别。
假如输入信号VIN （f）彻底坐落0和fs/4之间——如图2 （b）所示——那么交织杂散不与数字化输入频率堆叠。此刻，坏消息是咱们只能数字化半个奈奎斯特频段，就比方只要一个时钟为fs/2的单通道，尽管咱们仍旧耗费至少两倍于该单个通道的功耗。奈奎斯特频段上限的交织杂散镜像可在数字化之后经过数字滤波手法按捺，无需进行模仿危害校对。
但好消息是由于乒乓ADC时钟为fs，数字化输出得益于动态规模内的3 dB处理增益。此外，与运用时钟为fs/2的单个ADC比较，乒乓ADC放宽了抗混叠滤波器规划要求。
图2. （a）乒乓计划（b）窄带输入信号坐落fs/4以下时的输出频谱（c）此刻输入信号坐落fs/4和奈奎斯特频率fs/2之间。
假如窄带信号坐落榜首奈奎斯特频段的上半部，则一切考虑要素都适用，如图2 （c）所示，由于交织镜像杂散移至奈奎斯特频段的下半部分。再次着重，增益和时序杂散可在滤波数字化之后经过数字手法按捺。
终究，输入信号和交织杂散的频率将会堆叠，并且一旦输入信号频率方位跨过fs/4线，交织镜像就会损坏输入频谱。这种状况下，康复所需输入信号将是不或许的，而乒乓计划不可用。当然，除非通道间匹配满足严密，使得交织杂散成分关于运用来说到达能够承受的低程度，或许引进校准来下降导致IL镜像的原因。
总归，频率规划和某些数字滤波能够康复乒乓计划中的窄带数字化输入，哪怕存在通道失配。尽管转化器功耗比较运用单个时钟为fs/2的ADC时根本翻了个倍，但乒乓计划供给了3 dB处理增益，一同放宽了抗混叠要求。
选用乒乓计划并且无任何通道失配校对的一个示例，以及其发生的交织杂散见图3。在该例中，两个双通道14位/1 GSPS ADC AD9680以替换乘以正弦波的速率进行采样，然后回来单个组合输出数据流，速率为2 GSPS。当咱们检查该乒乓计划输出频谱的榜首奈奎斯特频段时（坐落直流和1 GHz之间），能够看到输入音，它是fIN = 400 MHz时坐落左边的强音；咱们还能看到在fs/2 – fIN = 2G/2 – 400 M = 600 MHz处有较强的增益/时序失配杂散。由于通道自身的失真以及其它危害，咱们还能看到一系列其它信号音，但都低于–90 dB线。
图3. 乒乓计划的2 GSPS输出数据组合频谱，选用两个AD9680在1 GSPS时钟下获取，采样相移为180°。
更高次交织
当具有两个以上通道时，上文所说的频率规划就不那么实用了。咱们无法将交织杂散的方位限定在奈奎斯特频段的某一小部分。比方考虑四路交织ADC的状况，如图4 （a）所示。此刻，失调失配会进步直流、fs/4和fs/2时的信号音，而增益和时序交织镜像坐落fs/4 – fIN、fs/4 + fIN和fs/2 – fIN。交织ADC输出频谱的一个示例请参见图4 （b）。很明显，除非输入坐落fs/8以内的带宽之内，不然不管fIN的方位怎么，输入都会与部分交织杂散堆叠，并且假如输入是一个极点窄带信号，那么咱们不应当测验运用宽带交织ADC将其数字化。
在这种状况下，咱们需求最大程度下降IL杂散功率，以便取得完好的奈奎斯特频谱和更洁净的频谱。为了到达这个意图，咱们运用校准技能来补偿通道间失配。校对失配的影响后，终究的IL杂散功率会下降。SFDR和SNR都会得益于该杂散功率的下降。
补偿办法受限于失配可丈量并终究校对的精度。除了校准所能到达的水平外，为了进一步按捺残留杂散，还可间歇性随机打乱通道输入采样的次序。这样做之后，前面评论的由于未校准失配而发生的转化输入信号调制作用将从固定码噪声转化为伪随机噪声。因此，IL音和搅扰周期码转化为伪随机噪声类成分，并叠加至转化器量化噪底而消失，或许至少将搅扰杂散镜像和信号音加以分散。此刻，与IL杂散成分有关的功率叠加至噪底功率。因此，尽管改进了失真，但SNR或许下降，下降量为IL杂散功率加上噪声。SNDR （SINAD）根本上没有改动，由于它由失真、噪声和随机化组成；它仅仅将IL奉献要素从一个成分（失真）转移到另一个成分（噪声）。
图4. （a）四路交织ADC （b）对应显现交织杂散的榜首奈奎斯特输出频谱
让咱们来看几个交织ADC的示例。AD9625是一个12位/2.5 GSPS三路交织ADC。对三个通道之间的失配进行校准，以便最大程度削减交织杂散。图5 （a）所示是一个输入挨近1 GHz的输出频谱示例。在该频谱中，除了约为1 GHz的输入音外，还能够看到通道在500 MHz邻近存在2次和3次谐波失真，并在基频处存在4次谐波失真。交织失配校准可大幅下降交织杂散的功耗，并且在整个频谱中能够看到许多的额定残留的较小杂散音。
为了进一步削减这些残留杂散成分，引进了通道随机化。加入了第四个校准通道，然后将四个通道变为三路交织，并经过间歇性将交织通道与第四个替换，完结随机改动次序。这就比方人们能够像耍杂技那样将三根柱子投向空中，然后每一次都替换第四根。这样做之后，可使残留交织杂散功率随机化，然后分散到噪底。如图5 （b）所示，经过通道随机化之后，交织杂散简直消失了，而噪声功率却只略为添加，因此SNR下降2 dB。当然，需求留意的是，尽管图5 （b）中的第二个频谱比失真音远为洁净，但随机无法影响2次、3次和4次谐波，由于这些谐波不是交织杂散。
（a）
（b）
图5. AD9625的输出频谱，时钟为2.5 GSPS，输入音挨近1 GHz。（a）次序三路交织；SNR = 60 dBFS，SFDR = 72 dBc，受限于3次谐波，挨近500 MHz；但是，整个频谱中可见许多交织杂散。（b）三路交织，随机通道置乱；SNR = 58 dBFS，而SFDR = 72 dBc仍然由3次谐波决议，经过将功率分散到噪底而消除了一切交织杂散。
运用通道随机化的另一个交织ADC示例如图6中的频谱所示。此刻选用四路交织16位/310 MSPS ADC AD9652。图6示例中，四个通道以固定次序交织，并且不进行任何削减通道失配的校准。频谱清楚标明交织杂散坐落估计频率方位，且它们的大功率远高于2次和3次谐波，并将无杂散动态规模约束为仅有57 dBc。
但是，假如相同的ADC经过远景校准以便削减通道失配，那么交织杂散功率将会大幅下降，如图7所示。与上例中的状况相似，通道谐波失真不受影响，但经过通道失配校准大幅下降了交织杂散功率。
终究，图7中的频谱纯度可得到进一步改进，办法是使通道次序随机化，如图8所示。此刻，随机化运用专利技能，对四个通道的次序进行间歇性加扰无需经过另一个（第五个）通道来达到，然后省下了与此相关的功耗。如图8所示，经过随机化之后，成果频谱中仅有惯例谐波失真。
图6. AD9652的输出频谱，时钟为 fs=310 MHz，选用fIN ~70 MHz的正弦输入。此刻，未施加通道校准和随机化。2次（HD2）和混叠3次（HD3）谐波分别在大约140 MHz和100 MHz处可见。交织（IL）杂散相同可见。这些是直流、fs/2（图中的OS2）以及fs/4（图中的OS4）处的失调音。别的，增益（时序）杂散可见于fs /2-fIN（图中的GS2）、fs /4+fIN（图中的GS4+）以及fs /4- fIN（图中的GS4-）。此图中的SNR查询人为变差了，由于部分杂散成分和噪声功率混在了一同。
图7. 同一个AD9652的输出频谱，选用相同的输入，但经过校准后四个通道削减了失配。与图6比较，尽管2次和3次谐波未受影响，但交织杂散的功率大幅下降，并且SFDR改进了30 dB，即从57 dBc到87 dBc。
图8. 上例敞开交织次序随机化之后的输出频谱。随机化残留交织杂散可将它们的功率分散到噪底中，相应的尖峰便消失了。能够看到的仅有惯例谐波失真。SNR简直未受影响，由于来自交织音并分散的杂散功率经过失配校准后能够疏忽。
定论
时刻交织是添加数据转化器带宽的强壮技能。最近在失配校准方面，以及经过随机化技能消除残留杂散成分方面的开展现已能够完结彻底集成、极高速12/14/16位交织ADC。
在输入信号受频带约束的状况下（比方许多通讯运用），乒乓（双路）交织办法可经过频率规划将搅扰交织杂散分配到远离方针输入频段的方位。然后便能够数字手法过滤杂散成分。尽管这种办法比较作业在IL采样速率一半的非交织式ADC取得相同的无杂散输入带宽所需的功耗要高出简直一倍，但它不只能够经过处理增益进步动态规模3 dB，并且还能下降抗混叠的滚降，并修平ADC前的滤波器——由于IL采样速率高。
若需求用到IL转化器的悉数输入频带才干捕捉宽带输入信号，那么能够选用更高次的交织转化器。这种状况下，校准和随机置乱可完结交织失真和杂散成分的补偿和消除。
责任编辑：gt
