锁相（Phase Lock）技能是一种相位负反馈频率操控技能，该技能在锁守时无剩下频差，并具有杰出的窄带载波盯梢功能和带宽调制盯梢功能，并且对相位噪声和杂散也具有很好的抑制作用。因此，经过锁相频率组成技能完成的频率源已在通讯、电视等范畴得了广泛运用。本文介绍的ADl公司的ADF4360系列芯片便是用于无线通讯射频体系（GSM，DECT，PCS，WCDMA。DCS）基站和WLAN混频电路的一款性价比很高，且运用规模较广的锁相芯片。
1 ADF4360_4的功能特色
ADF4360_4丰要由数字鉴相器、电荷泵、R分频器、A，B计数器及双模前置P／P+1分频器等组成。数字鉴相器对R计数器与N计数器的输出信号进行相位比较，得到一个差错电压。14bit可编程参阅R分频器对外部晶振分频后得到参阅频率。该器材能够经过可编程6位A计数器、13位B计数器及双模前置分频器（P／P+1）来共同完成主分频比N （N=BP+A）。因此，设计时只需外加环路滤波器，并挑选适宜的参阅值，即可取得安稳的频率输出，其输出频率为：
f0=fvco=N （fi／R）
式中，fi为参阅频率，它可由高安稳度晶体振动器供给。而其鉴相频率fr为：
fr=fi／R
其间，fi应小于8 MHz。
ADF4360_4是美国ADI公司出产的的高功能锁相频率组成芯片，首要用于无线发射机和接收机中为上下变频供给本振信号。该器材的首要特色如下：
（1）该组成器的输出频率规模为1450～1750MHz；并可挑选二分频。挑选二分频时，可输出725～875 MHz的频率信号；
（2）作业电压为3～3.6 V；
（3）组成器的输出信号的功率可操控规模为-13～-4 dbm；
（4）可编程双模前置分频器的分频比为8／9、16／17、32／33等；
（5）能够进行模仿和数字确定检测；
（6）芯片内部集成又VCO。
ADF4360_4是一款双模前置分频型单环频率组成器，该器材可在不改变频率分辨率的一起，有用地进步频率组成器的输山频率。
（P+1）／P为高速双模前置分频器，其分频模数为P+1和P，此外，体系中的A为脉冲吞咽可编程计数器；B为主可编程计数器；MC为模操控逻辑电路。
双模前置分频器一般只需两个计数作业形式，但作业时只需一个模操控信号就能够完成简略的换模计数作业，而不需求选用相似可编程分频器那样杂乱的预置操作，因此其作业频率能够做得像固定分频器那样高。事实上，双模前置分频器能够很好地处理固定前置分频器进步输出频率f0和下降频率分辨率△f 0的对立。
2 ADF4360_4的运用电路
运用锁相环频率组成器材规划的本振源能为混频电路供给杰出的本振载波。运用ADF460_4作为混频器本振源的详细电路。电路中的外部晶振为20 MHz的高安稳度晶体振动器。该电路可将来自AP的2.4 GHz信号下变换到950MHz，以供WLAN中的混频器运用，并最终使信号能够在特定的电缆上传输。
本电路用ADF4360_4来发生1.5 GHz的本地振动信号（LO）。电路中的晶体振动器不只要给ADF4360_4供给参阅频率，还要给操控ADF4360_4的FPGA芯片供给时钟。运用时，该晶振应接到ADF4360_4的参阅时钟输入引脚CLK_ref，且其内部电荷泵输出引脚CP（ChargePump）与VCO输出引脚VTUNE之间还应接入环路滤波电路。
一个三阶环路滤波电路，在该电路中，PFD的相位检测频率fr为200 kHz，相位裕量为φP。因为体系外接的晶体振动器的频率源为20 MHz，所以，能够据此计算出其参阅分频比R为100。事实上，在规划时，能够运用ADI公司供给的ADIsimPLL东西计算出三阶环路滤波器的元件参数如下：
R1=9.46 kΩ，C1=173 pF，C2=2.36 nF，R2=19.3 kΩ，C3=79 pF。
3 ADF4360_4的FPGA初始化
每次给ADF4360_4加电时，都必须给内部数字寄存器写入必定的值才干取得需求的本振输出。而每次掉电后，本来写入内部数字寄存器的值也随之消失。所以，规划时可用FPGA操控板来写入数据。FPGA可选用ALTERA公司的EP1C3T100C6芯片，一起也能够外接20MHz的石英晶振来为其供给时钟。FPGA板上设置的5个按键别离为RESET（复位键）、CE（使能键）、R （R输入键）、C（C输入键）和N（N输入键）。EP1C3T100C6的双向I／O口77、78、79别离接ADF4360_4的LE、DATA、CLK，其间CLK为串行时钟输入，DATA为串行数据输入，LE为加载使能，该位为逻辑“1”时表明加载，LE由FPGA板子上的CE使能键操控。每次加载数据时。应先按RESET键复位，然后按CE使能键。这样，当FP-GA板和ADF4360_4连通后，即可传输数据，然后顺次按R、C、N以使数据顺次写入。
数据输入时，首先由DATA在每个CLK的上升沿从MSB（最高有用位）开端顺次写入24位移位寄存器中的数据并一次性锁存到方针寄存器，然后再进行下一个方针寄存器的初始化。方针寄存器的挑选可由移位寄存器中的最末两位DB1和DB0来决议。对寄存器赋值的次序为R-C-N。并且C和N寄存器的赋值距离应大于5 ms。
本体系的数据输入操控程序可用Verilog吾言编写，一起可在Quartus6.0下编写编译并装备芯片管脚。因为本体系的源程序很大，限于篇幅，这儿只给出R寄存器赋值的部分代码：
4 结束语
运用锁相频率组成芯片ADF4360_4可为混频电路规划本振信号源。本文给出了用ADF4360-4规划混频器本振信号源的要害参数及规划办法，一起给出了ADF4360_4芯片的操控办法及程序。事实上，运用ADF4360_4锁相频率组成器可在许多通讯体系中简化倍频设备和电路结构，下降功耗和设备本钱，因此可在射频电路体系（如无线局域网）中得到广泛运用。
责任编辑：gt
