导言
近年来，跟着数字信号处理技能的迅猛发展，数字信号处理技能广泛地运用于各个领域。因而对作为模仿和数字体系之间桥梁的模数转换器（ADC）的功能也提出了越来越高的要求。低电压高速ADC在许多的电子器件的运用中是一个要害部分。因为其他结构比如两步快闪结构或内插式结构都很难在高输入频率下供给低谐波失真，因而流水线结构在高速低功耗的ADC运用中也成为一个比较常用的结构。
作为流水线ADC前端的采样坚持电路是整个体系的要害模块电路之一。规划一个功能优异的采样坚持电路是防止采样倾斜（timing skew）最直接的办法。
本文依据TSMC 0.25μm CMOS工艺，规划了一个具有高增益、高带宽的OTA，而且运用该OTA结构一个适用于10位，100 MS／s的流水线ADC的采样坚持电路。文章评论了合适选用的跨导运算放大器的结构以及对其功能产生影响的要素和采样坚持电路的结构，最终给出了仿真成果。
1 OTA的规划
1.1 OTA结构
在2.5 V的电源电压下，尽管套筒式共源共栅结构具有高速、高频、低功耗的特色，但因为套筒式结构的输出摆幅低，不太合适低压下的规划。因而折叠式共源共栅的运放结构是一个较好的挑选，如图1（a）所示。因为该OTA将用于闭环结构，为了削减输入端的寄生电容，选用了NMOS管作为输入管。
本文选用如图1（b）所示的增益自举电路结构。抛弃运用四个单端输入-单端输出的运放是因为后者不只会添加功耗和面积，而且因为不可防止地选用电流镜结构会引进镜像极点，约束了OTA的频率特性，使其单位增益带宽变小。为了供给最大的输出摆幅，放大器A2有必要选用NMOS的输入差动对。同理，放大器A1有必要选用PMOS作为输入差动对。
因为该OTA将运用到10位，100 MS／s流水线ADC的采样坚持电路中，其增益A0应满意式中
，N为ADC的分辨率，B为每级的有用位数。关于本例，N=10，B=1，则A0》72.25 dB。关于如此大的直流增益，即便选用了增益自举电路结构，主运放和辅佐运放的增益仍是要到达40 dB以上。以图1（b）为例，进步折叠式共源共栅运放的直流增益的办法有：①添加M7和M8管的跨导和沟道长度，可是会增大寄生电容，下降运放的次极点频率。②增大M1和M2管的跨导和沟道长度，因为次极点处在折叠点处，因而会下降运放的次极点频率。③能够添加M5和M6管的沟道长度，因为信号不经过这几个管子，因而不会下降作业速度。
为满意规划要求，该OTA的单位增益带宽至少要到达800 MHz以上。依据文献［4］，单位增益带宽GBW满意
式中：K=μ0Cox，μ0是电子迁移率；Cox是单位面积的栅氧化层电容；Id1是尾电流；W1和L1分别是M1管的宽和长；CL是负载电容。依据式（2），进步单位增益带宽能够经过：添加尾电流，但这样会添加功耗；增大W1，但会增大折叠点处的寄生电容，减小相位裕度。
一起，OTA的有限增益和有限的安稳时刻会使采样坚持的实践成果与抱负状况之间呈现差错，例如信号失真，低信噪比（SNR）等。因而需求一个快速安稳的高直流增益OTA。为了到达规划要求，需求重复进行模仿和折中，进行优化。
该OTA选用如图2所示的动态开关电容共模反应。挑选这种共模反应的原因是：首要，因为此共模反应电路是离散型共模反应结构，所以不会糟蹋功耗。其次，这种共模反应结构也不会约束OTA的输出摆幅。OTA的主运放和两个辅佐运放将选用同一个偏置电路。
1.2频率特性与树立时刻
为了使放大器安稳，辅佐运放的单位增益带宽有必要要小于主运放的次极点频率，但要大于其主极点的频率。即
式中：ω3是主运放的-3 dB带宽；ω4是辅佐运放的单位增益带宽；ω6是主运放的次极点。
除了关于放大器安稳性的考虑之外，还需求对OTA的树立时刻进行考虑。削减OTA树立时刻最有用的办法是减小doublets的影响。
因而，式（3）的规模就显得太大了，依据文献［5］，辅佐运放的单位增益极点应该大于整个闭环回路的-3 dB带宽，即
式中βω5是整个闭环回路的-3 dB带宽。需求留意的是，ω4不用比βω5大太多，因为过火增大ω4的价值是使OTA的功耗变大。
2 采样坚持电路的结构
本文的采样坚持电路选用电容翻转型结构。如图3所示。该结构具有完成面积小、噪声低、功耗低、坚持相安稳时刻短等长处。适用于高速的流水线ADC。一起选用了下极板采样技能和全差分结构。全差分结构能够消除电路的共模失调差错，按捺衬底噪声。下极板采样技能的运用则能够简直彻底按捺了在采样时刻因为开关的电荷注入和时钟馈通引进的非线性差错。
3 仿真成果
选用Cadence Spectre作为仿真东西。电源电压为2.5 V，选用TSMC 0.25 μm CMOS工艺，在各个工艺角下对OTA进行AC剖析，仿真成果如表1所示，在TT工艺角下的波特图如图4所示。
表中的树立时刻t是以到达0.05％精度的树立时刻进行核算的。将OTA接成单位增益放大器，输入幅值为1 V的差分阶跃信号，得到如图5所示的瞬态呼应曲线。
在电路的输入端加一个正弦波信号（Vpp为2 V，频率为10 MHz），输出端在坚持相时能在4 ns内安稳到1 V，这满意100 MHz采样频率的要求。
将该OTA运用到图3所示的采样坚持电路中，输入幅值为1 V的差分正弦信号，输出信号如图6所示。由图可知，坚持值与输入信号的采样值之间的差值小于0.3 mV。关于10位精度的ADC来说，采样坚持的差错应该小于
，即0.488 mV。因而该采样坚持电路能够运用于10位ADC中。
丈量动态特性最直接的办法是对其输出做快速傅里叶变换（FFT）。无杂散动态规模（spurious freedynamic range，SFDR）是衡量动态功能的一个重要的技能指标。SFDR是指所能处理的最大和最小信号之比。它与输入信号的起伏无关，因而，用它表明的动态功能更具有普遍意义。
图7（a）和（b）分别是在采样频率为100 MHz下，对由输入信号为5.1758 MHz和47.9492 MHz（约为奈奎斯特采样频率）的满起伏正弦信号（Vpp=2 V）所得的输出信号的FFT频谱图。
式中：fin是输入频率；fs是采样频率；Nwindow是记载的正弦波的周期数，它有必要是一个质数。丈量FFT的频谱图可知当输入信号fin=5.175 8 MHz时，SFDR为81 dB；当输入信号fin=47.949 2 MHz（约为奈奎斯特采样频率）时，SFDR为80 dB。
4 定论
本文规划了一个可运用于10位、100 MS／s流水线ADC前端模块的采样坚持电路。选用增益提高技能使得采样坚持电路中的OTA到达100 dB的增益，而且GBW到达1 GHz，到达0.05％精度的树立时刻小于4 ns。选用上述OTA的采样坚持电路在100 MHz采样频率下，当输入信号的频率为5.175 8MHz时，SFDR为81 dB。当输入信号的频率为47.949 2 MHz（约为奈奎斯特采样频率）时，SFDR为80 dB。与近期国内外同类电路进行比较，比较成果如表2所示。由表2可知，该采样坚持电路在功能上仍是不错的。
责任编辑：gt
