0 导言
静态随机拜访存储器（SRAM）开始作为CPU与内存之间的缓存。近年来已广泛使用于高功能通讯网络、便携式设备以及SOC体系中，呈现出向高速器材与低功耗功能方向开展的趋势。因而，规划高速低功耗的SRAM已成为现在SRAM技能的干流方向。活络扩大器是SRAM的重要组成部分，它将位线上的细小信号差敏捷扩大到全摆幅形式，然后有用减小数据的读出推迟，一起因为不需要对位线电容彻底充放电，因而也在某种程度上下降了功耗。所以，对高功能活络扩大器进行规划是得到高速低功耗SRAM的一个有用途径。依据对位线上要进行处理的信号类型的不同，活络扩大器可分为电压型活络扩大器和电流型活络扩大器。因为电流型活络扩大器直接检测位线上的电流改变，不需要转化为电压信号，因而在速度上更具有优势，可满意高速的要求。针对不同的使用层面，现在呈现了多种电流型活络扩大器的规划结构：有源负载PBT结构，其长处是输出不受电源电压及偏置电压的影响；根据电流镜结构的电流活络扩大器，能够使用在低压非易失存储器中；为了消除位线噪声电流，而提出的选用位线漏电流补偿技能的电流型活络扩大器；单端伪差分电流活络扩大器，旨在改善SRAM读出操作时的安稳性及推迟；为下降功耗而提出的由两级扩大（大局和部分扩大）构成的全电流形式活络扩大器以及APD活络扩大器。
本文在剖析现在广泛使用的电流型活络扩大器的基础上，提出了一种改善型的结构，以进步活络扩大器的速度为主要方针，统筹考虑功耗，以完结速度和功耗之间合理的折衷。
1 传统的电流型活络扩大器
传统的电流型活络扩大器是由4个晶体管构成的穿插耦合反相器单元，位线信号从漏极输入，经正反应扩大，再由漏极输出，电路如图1所示。活络扩大器有2个作业阶段：预充电和信号扩大阶段。预充电时，2个上拉P管将位线电压拉至VDD，一起平衡管（M3）敞开，使位线电压近似持平；当活络扩大器使能信号有用时，便进入扩大阶段，检测到位线上电流的改变差值并扩大输出。
2 改善的电流型活络扩大器
上述剖析的活络扩大器的输入和输出共用同一个端口，简单彼此发生串扰，构成输出成果过错，而且当该端口作为输出端时，因为位线寄生电容较大，会糟蹋部分时刻在对该电容进行充放电上，由活络扩大器的推迟公式即式（1）能够看出，当位线电容Cbit增大时，推迟Td也将变大，不利于高速活络扩大器的规划。所以可在原有电路结构的基础上增加一对阻隔管，并对外围电路做一改善，详细结构如图2所示。
当活络扩大器进行扩大时，阻隔管（M10和M11）敞开，信号输入和输出端被间隔，输出时能够不用考虑端口的寄生电容，因而有用进步了活络扩大器的速度；而且当活络扩大器处于预充状况时，阻隔管封闭，这样反相器的P管和N管就被阻隔开，之间没有通路，也就没有漏电流，然后下降了电路的功耗。
别的电流型活络扩大器的输入为电流信号，故不需要在位线上树立较大的电压差，即可快速扩大差值信号。因而，从动态功耗即式（2）及式（1）能够看出，小的电压摆幅△Vs可使电流型活络扩大器的功耗与推迟一起减小。
此外，对活络扩大器的时序操控也非常重要。若时序设置不妥，有可能会构成活络扩大器的读出过错，相反若规划妥当，不只能够减小数据的读出推迟，还能够有用地下降活络扩大器的功耗。因而，需要对这部分做一特别考虑。
2．1 活络扩大器的作业进程
在预充电阶段，DRP为“0”，此刻M1，M2，M3，M6，M7管导通，M10，M11管关断，位线BL和BL被上拉至电源电压VDD，平衡管M3使两头的位线电压处于近似持平的状况。一起穿插耦合反相器的输出端C，D也被上拉至VDD，使得在预充电时DPU为“0”，DPN为“1”。M4和M5管为电流传输管，由信号SP操控，在预充电时，SP为低电平，M4、M5导通，电流通过这2个管传输到A、B端，等候扩大信号的到来。M10，M11封闭，将扩大通路阻断，此刻活络扩大器使能信号SRCD为低，M14导通，使C，D两头电压彼此平衡，M15则封闭，然后切断了电源到地之间的通路，使得活络扩大器在预充电时没有漏电流，然后下降了电路的功耗。这一阶段是预备阶段，即活络扩大器为下一个扩大操作做预备的进程。在扩大形式下，首要DRP跳变为“1”，完毕预充电进程，一起M10、M11管导通。随后SRCD变为高电平，M16管导通，M14封闭，扩大通路由此构成。之后SP变为高电平，将电流传输管封闭，此刻A，B端之间的细小电流信号差通过正反应被敏捷扩大满意摆幅的逻辑信号。当被扩大的输出信号安稳后，活络扩大器将从头进入到预充电状况。在整个活络扩大器电路中，M8、M9、M12和M13管构成的穿插耦合反相器是中心，其管子尺度直接影响扩大器的速度。因而，还需恰当调整这4个管的尺度然后最大化的进步活络扩大器的速度。表1为中心管子的尺度。
2．2 时序操控电路
该活络扩大器的时序操控信号包含：预充电操控信号DRP、电流传输信号SP、活络扩大器使能信号SRCD。在外部看，整个活络扩大器的时序根据一个GTP_2信号，该信号是由外部时钟CLK发生的同步脉冲，即通过反应把周期的时钟信号变成一个周期的窄脉冲信号GTP_2，从图3的波形中能够显着看出。用该脉冲替代CLK操控SRAM的读写操作，能够尽可能地削减晶体管的敞开时刻，然后有用下降了电路的功耗。
因为预充是为扩大做预备的阶段，因而预充电操控信号DRP要先于其它一切信号，以便在其它信号到来之前先对电路进行充电。在DRP跳变为高电平之前，电流传输信号SP以及使能SRCD都为低电平，SP为低确保位线高电平已传输至A、B端，而SRCD为低则将平衡管M14敞开。当电路进入到扩大状况时，DRP变为高电平，为了确保位线电压被充沛传输至A、B两头，SP应在DRP跳变后再变为高电平。而在进行信号扩大之前，应使SRCD为高，封闭平衡管一起敞开尾电流源，而且关断M14一定是在翻开阻隔管M10和M11之后进行的，因为若当即关断平衡管，扩大器两头细微的失配就会触发正反应进行作业，然后导致读出成果的过错。因而，信号SRCD可由DRP通过反相器链推迟后构成，一起SRCD应先于SP变高，而且SP的高电平只需继续到下一次预充预备时，即DRP变为低电平时，所以SP可由DRP和GTP_2的反信号相与发生。图4即为操控该活络扩大器作业的时序电路，由该电路发生的波形如图5所示。
3 仿真成果
本规划选用SMIC 0．13μm数字工艺在HSpice下进行仿真，在位线BL和BL_上各加1个1 pF的电容来模仿大容量SRAM电路中的位线电容，并增加一个六管的存储单元，输出端各加1个50 pF的负载电容，字线WP用窄脉冲操控，仿真时作业电压设为1．2 V，温度为室温。
图6为改善后的电流型活络扩大器的实践仿真波形。从图中能够看出，在图4时序电路的操控下，活络扩大器的实践作业进程彻底符合上述剖析。如图6（a），在预充电时因为位线被上拉至VDD，所以输出DPN为高电平，而DPU为低电平；扩大时，因为存储单元存储的信息为“0”，所以BL一侧对寄生电容放电后电流稍微减小然后与BL_侧构成电流差值，之后由正反应敏捷扩大，在输出DPN端得到全摆幅的逻辑电平“0”，存储数据被正确读出。图6（b）为存储单元存储信息为“1”时的输出波形，剖析同上，最终是在DPU端得到全摆幅的逻辑电平“1”。
改善型电流活络扩大器的地图如图7所示，面积为82．39μm2。地图设计时特别考虑了器材的匹配性以及布局布线的合理性，尽可能减小寄生效应对电路功能的影响。对该活络扩大器进行后仿真，成果显现其扩大推迟为0．344 ns，均匀功耗为102μW。由此可见，本文规划的改善型的电流活络扩大器能够完结高速低功耗的要求。
在工艺条件及作业电压附近的前提下，将本文的活络扩大器与文献中说到的几种活络扩大器在速度和功耗上进行比较，见表2。成果表明，本文提出的改善型电流活络扩大器不管在速度，仍是在功耗上都较其它活络扩大器更具有优势。速度为0．344 ns，与文献提出的电流型活络扩大器比较进步了9．47％，比文献所示的扩大器则进步了31．2％；功耗则较两者别离下降了64．8％和63％。
4 结语
本文提出了一款改善的电流型活络扩大器，其优势在于读取速度快，功耗低，而且适合在低压下作业。与文献提出的电流活络扩大器比较，速度别离进步了9．47％和31．2％，而功耗则下降了64．8％和63％。因为电流型活络扩大器输入阻抗小，而且本文在原有的基础上加了一对阻隔管，使得输出不受负载电容的影响，一起优化了四个中心管的尺度，然后有用进步了活络扩大器的速度；此外，对扩大器的时序操控电路也做了详尽合理的设置，在完结扩大的基础上尽量削减管子的敞开时刻，然后减小静态电流，达到了下降功耗的意图。因而，该活络扩大器彻底满意高速低功耗的需求，更适合低电压，大容量SRAM的使用。
