简介
您有没有检查过网络上有多少条关于“ADC缓冲器规划”的内容？答案是超越400万条，在如此多的参考文献中很难找到咱们需求的内容。关于大多数模仿和混合信号数据收集体系规划工程师来说，这或许不是很意外，因为规划无缓冲模数转化器（ADC）的外部前端需求有耐性和许多主张。它常常被视为一种艺术形式，是经过多年探索把握其诀窍的乖僻大师的保留地。关于没有经历的人来说，这是一个令人懊丧的重复测验进程。大多数时分，因为互相相关的规范要求许多，迫使规划人员不得不进行许多权衡（和评价）才干到达最佳作用。
应战
放大器级的规划由两个互相相关的不同级组成，因此问题变得难以在数学上建模，特别是因为有非线性要素与这两级相关。第一步是挑选用来缓冲传感器输出并驱动ADC输入的放大器。第二步是规划一个低通滤波器以下降输入带宽，然后最大极限地削减带外噪声。
抱负的放大器是供给刚刚好的带宽以正确缓冲传感器或变送器产生的信号，而不会添加额定噪声，而且功耗为零，但实践放大器与此相距甚远。在大多数状况下，放大器规范将决议全体体系功能，尤其是在噪声、失真和功耗方面。为了更好地弄清楚问题，第一步是了解离散时刻ADC的作业原理。
离散时刻ADC取得接连时刻模仿信号的样本，然后将其转化为数字码。当信号被采样时，依据模仿转化器的类型，同一固有问题有两种不同的状况。
SAR ADC集成一个采样坚持器，其基本上由一个开关和一个电容组成，作用是坚持模仿信号直到转化完结，如图1所示。
图1.采样坚持电路图
离散时刻Σ-Δ ADC或过采样转化器完结了相似的输入级，即具有必定内部电容的输入开关。Σ-Δ ADC的采样机制略有不同，但采样输入架构相似，运用开关和电容来坚持模仿输入信号的副本。
在这两种状况下，开关都是用CMOS工艺完结，闭合时电阻为非零值，一般为几欧姆。此串联电阻与采样电容（pF级）的组合，意味着ADC输入带宽常常十分大，在许多状况下要远大于ADC采样频率。
带宽问题
对转化器来说，输入信号带宽是一个问题。在采样理论中，咱们知道高于奈奎斯特频率（ADC采样频率的一半）的频率信号应被移除，不然这些频率信号将在方针频带中产生镜像或混叠。一般，噪声频谱中有恰当一部分功率存在于ADC奈奎斯特频率以上的频带中。假如不处理这种噪声，它将混叠到奈奎斯特频率以下，添加本底噪声（如图2所示），使体系的动态规模显着下降。
图2.奈奎斯特折叠镜像
ADC输入信号带宽，以及缓冲器输出带宽，是第一个要处理的问题。为保证噪声不会向下混叠，有必要约束ADC输入信号的带宽。这不是一个小问题。
一般，放大器的挑选是根据大信号带宽（即压摆率）和增益带宽积的规范，以便应对输入信号的极点状况，这决议了ADC能够盯梢的最快改变的信号。
可是，放大器的有用噪声带宽等于小信号带宽（一般针对小于10 mV p-p的信号而考虑），这常常比大信号带宽高出至少四到五倍。
换句话说，假如大信号规范是针对500 kHz而挑选，那么小信号带宽很简略就能到达2 MHz或3 MHz，这或许会导致ADC收集到许多噪声。因此，在将模仿信号输入ADC之前，应在外部约束小信号带宽，不然测得的噪声将是ADC数据手册规范的三到四倍。
图3.同相放大器装备
表1.放大器折合到输出端的噪声，RTO
记住，放大器产生的热噪声取决于放大器增益和总体系带宽。电路示例如图3所示，噪声源总结在表1中，其间：
T为温度（单位为K），
k为玻尔兹曼常数（1.38 × 10−23 J/K），
电阻值单位为Ω，
BW指小信号带宽。
以上公式标明，在ADC输入引脚之前添加一个具有满意衰减功能的低通滤波器以使采样噪声最小是很重要的，因为噪声与带宽的平方根成份额。一般，选用分立电阻和电容完结截止频率满意低的一阶低通滤波器可消除大部分宽带噪声。一阶低通滤波器还有一个额定的长处，即下降方针频带之外的任何其他较大信号的起伏，避免其被ADC采样而或许产生混叠。
可是，这还没完。ADC内部开关电阻和电容界说了模仿输入带宽，但因为输入信号的改变，会产生时域充放电循环。每次开关（衔接到采样ADC电容的外部电路）闭合时，内部电容电压或许与从前贮存在采样电容上的电压不同。
何为反冲问题？
下面是一个经典的模仿问题：“若有两个并联电容衔接到一个开关，开关断开时，一个电容贮存了一些能量，那么当开封闭合时，两个电容会产生什么？”
答案取决于充电电容贮存的能量和电容之间的比率。例如，假如两个电容具有相同的值，则能量将在它们之间均分，电容端子间测得的电压将折半，如图4所示。
图4.充电（左）和未充电（右）的电容
这便是反冲问题。
一些ADC会履行内部校准以补偿内部差错，这称为自稳零校准。这些程序会使采样电容电压挨近供电轨或另一电压，例如基准电压的一半。
这意味着放大器缓冲的外部信号和采样电容（其有必要保存模仿值以便获取新样本）常常不是处于相同的电位（电压）。因此，采样电容有必要充电或放电，以使其与缓冲器输出具有相同的电位。此进程所需的能量将来自外部电容（低通RC滤波器中的电容）和外部缓冲器。这种电荷再分配和电压的树立将需求必定的时刻，在此期间电路中各点处的电压将遭到搅扰，如图1所示。再分配的电荷量或许很大，恰当于电流流入或流出放大器并流入电容。
成果是放大器应当能够在十分有限的时刻内对低通滤波器的外部电容和ADC的采样电容进行充电/放电，低通滤波电阻则会用作限流器。
更具体地说，放大器应当能够在给定差错规模内从采样电容和外部源对电容充电/放电。外部低通滤波器的截止频率应该比方针频带略高一点，由滤波器的时刻常数、ADC的位数以及样本之间的最差状况转化（即咱们应当能够精确丈量的最差输入阶跃）来界说。
怎么处理反冲问题？
处理该问题的较简略办法是挑选具有满意压摆率、带宽增益积、开环增益和CMRR的放大器，并将您在市场上能够找到的最大电容放在输出端，而电阻满意小，以满意低通滤波器带宽要求。
因为电容十分大，反冲问题将能够忽略不计，带宽受低通滤波器约束，所以问题得以处理，对吗？
很惋惜，上面的处理方案不会见效，但假如您很猎奇，想测验上述处理方案，那么您会发现两点：电容将像炼乳容器那么大，放大器不喜欢输出端有虚部阻抗。
放大器的功能取决于放大器看到的虚部阻抗。在这种状况下，低通滤波器的缺陷是THD和树立时刻功能下降。树立时刻的添加将导致放大器无法对电容充电，使得ADC采样的电压不是正确的终究电压。这将加重ADC输出的非线性。
为了更好地论述上面的观念，图5显现了放大器驱动不同阻性负载的功能差异。图6显现了容性负载引起的小信号过冲，这会影响树立时刻和线性度。
图5.AD4896-2 THD功能与负载的联系
图6.ADA4896-2的小信号传输响应与负载的联系
为了最大极限地处理这个问题，放大器输出应经过低通滤波器的串联电阻与外部电容阻隔。
电阻应满意大，以保证缓冲器不会看到虚部阻抗，但又满意小，以满意所需的输入体系带宽，并使缓冲器流出的电流在电阻上引起的IR压降最小（放大器或许无法满意快地使这种电压降安稳下来）。一起，电阻应支撑外部电容减小到满意小的值，以最小化反冲而不影响树立时刻。
您能够在这儿找到更多信息。
走运的是，有一些东西能够让咱们猜测ADC、放大器和滤波器的组合功能，比如说精细ADC驱动器东西。
此东西能够对反冲、噪声和失真功能进行仿真，如图7所示。
图7.精细ADC驱动器东西的各种仿真
低通滤波器的经历规律
一般，一阶低通滤波器呈现在许多主张中，但为什么没有人运用更高阶滤波器？除非运用明确要求消除输入信号中较大的带外搅扰或谐波，不然添加滤波器阶数将给体系带来额定的复杂性。一般来说，折衷方案是让小信号带宽略高于需求，这会影响噪声，但长处是能够轻松驱动ADC输入级，并能下降功耗和本钱。
减轻担负
咱们之前说到，放大器不喜欢虚部阻抗和/或供给大电流，但这不可避免，因为虚部阻抗是电容带来的，而电容能处理反冲问题。
改进这种状况的仅有办法是削减反冲。这种处理方案已被最新的ADI转化器选用，例如AD7768和AD4000。
因为转化器架构不同，每种器材选用的处理方案也不同。AD4000 SAR ADC可在低于模仿输入规模的电源下作业。选用的处理方案称为高阻形式，仅适用于100 kHz以下的采样频率。
在AD7768中，电源等于或高于模仿输入规模。AD7768选用的处理方案称为预充电缓冲器，与高阻形式相反，其作业频率最高可达ADC最大采样频率。
两种处理方案均根据相同的作业原理，驱动ADC的首要困难是电容电荷再分配。换句话说，当内部开关从头衔接采样电容时，输入缓冲器和低通滤波器看到的电压降越低，电压反冲就越小，ADC输入电流相应减小。因此，驱动ADC就越简略，树立时刻也越短。滤波器电阻上的压降下降，故沟通功能得到进步。
图8显现了预充电缓冲器和高阻形式使能与禁用状况对输入电流的影响。
图8.输入电流
输入电流越高，放大器带宽也应越高（即越快）。因此，输入低通滤波器带宽应该越高，这会影响噪声。
例如，关于以1 MSPS采样的1 kHz输入信号，运用SINAD来评价功能。在不同的滤波器截止频率下，咱们得到如图9所示的成果。
图9.运用和不运用高阻形式两种状况下AD4003 SINAD与输入带宽的联系
上图显现，比较于完全相同的装备但高阻形式封闭，低输入电流（高阻形式敞开）下降了滤波器截止频率要求和滤波器电阻的IR压降，进步了ADC功能。
从图9能够观察到，经过进步输入滤波器截止频率，外部放大器能够更快地对采样电容充电/放电，但价值是噪声会进步。例如，在高阻形式敞开时，500 kHz时的采样噪声小于1.3 MHz时的采样噪声。因此，SINAD在500 kHZ输入带宽时更好。此外，低通滤波器所需的电容会减小，有助于进步放大器驱动器的功能。
电路规划优势
ADI公司最新ADC中完结的这些更易于驱动或减轻担负的特性，对整个信号链都有一些严重影响。ADC规划人员将一些驱动问题引进ADC芯片自身的要害优势，在于该处理方案能够规划为尽或许高效地满意ADC的信号要求，然后处理一些问题，包含输入带宽和放大器安稳性。
减小流入ADC输入端的电流，然后削减反冲，意味着放大器要处理的电压阶跃较低，但仍然具有与规范开关电容输入相同的完好采样周期。
减小给定时刻内要树立的阶跃电压，与运用较长时刻来树立较大阶跃含义相同。净效应是放大器现在不需求如此宽的带宽来将输入充沛树立到同一终究值。带宽减小一般意味着放大器功耗更低。
看待这种状况还有一种办法：幻想一下，一般以为没有满意带宽来使给定ADC输入树立的放大器，现在能够在使能预充电缓冲器的状况下完结充沛树立。
ADI运用笔记AN-1384介绍了一系列放大器在三种功耗形式下与AD7768合作运用时可完结的功能。此文档介绍的放大器之一是ADA4500-2，当不运用预充电缓冲器时，它难以在中功率形式下使AD7768的输入树立（THD 》 -96 dB）。可是，当使能预充电缓冲器时，功能显着进步到优于-110 dB THD。
ADA4500-2是一款10 MHz带宽放大器，在给定形式下使AD7768树立所需的带宽约为12 MHz，咱们看到，易驱动特性现在支撑运用这种较低带宽放大器。因此，这些特性不只使得前端缓冲电路的规划愈加简略，而且还答应更自由地挑选元器材以坚持在体系功耗或热限值规模内。
流入ADC模仿输入引脚的电流减小的第二个长处，是现在流过串联电阻（其用作输入RC网络的一部分）的电流减小。
关于传统ADC输入，相对较大的电流意味着只能运用小值电阻，不然会在该电阻上产生很大电压降。这儿的大压降或许导致ADC转化成果中呈现增益差错或线性差错。
可是，运用较小电阻值也有应战。运用较小电阻完结相同的RC带宽意味着要运用更大电容。可是，这种运用易驱动特性时遇到的电流减小状况，意味着能够运用较大值电阻而不会影响功能，并能保证体系安稳。
电路功能优势
考虑上文所述的电路规划优势，很显着，运用这些特性还能取得功能优势或进一步改进功能的时机。
现已说到的优势，即能够运用较低带宽放大器完结更好的功能，也能够用于扩展更优化体系的功能。例如，即便是已充沛树立的输入信号，当终究树立产生时，输入之间仍或许存在一些不匹配。因此，使能预充电缓冲器之类的特性将意味着这种终究树立会小得多，故而能够完结最高水平的THD，而曾经这是不或许的。
流过RC网络串联电阻的电流减小也有利于功能。此外，不只输入电流显着下降，而且它几乎不依赖于输入电压。THD也能得到改进，因为输入对上电阻的任何不匹配都会导致ADC输入端看到较小电压差，而且电压降不具有信号依赖性。
较低的输入电流对失谐和增益精度也有影响。因为肯定电流减小，以及信号相关的电流改变削减，每个通道或每个电路板上的元件值改变导致失谐和增益差错产生较大改变的或许性也较小（同理，较低电流导致串联电阻上的电压变小）。运用预充电缓冲器能够完结更好的肯定失谐和增益差错规范，体系内不同电路板或通道的功能也会更为共同。
在ADC采样速率为习惯不同信号收集需求而改变的体系中，例如在数据收集卡中，较低电流还有另一个长处。在没有预充电缓冲器的状况下，输入无源元件上的电压降随ADC的采样速率而改变，因为在较高采样速率下，ADC输入电容常常会更频频地充电和放电。这一起适用于模仿输入途径和基准输入途径，ADC将此电压改变视为与采样速率相关的失谐和增益差错。
可是，当使能预充电缓冲器时，肯定电流以及相应的肯定电压降在开端时会小得多，因此ADC采样速率改变引起的电压改变也会低得多。在终究体系中，这意味着当调整采样率时不大需求从头校准体系失谐和增益差错，而且失谐和增益差错对ADC采样速率的改变不那么灵敏。
本钱优势
易运用特性的首要长处之一与总本钱有关。各方面的规划和功能优势导致开发本钱和运转本钱有或许下降。
►更简略的规划意味着规划作业量削减，完结第一个原型的时刻更快，
►原型规划一次成功的机率更大。
►易驱动特性支撑更低的带宽，因此能够运用较低本钱的放大器。
►失谐和增益优势能够削减工厂校准。
►功能改进能够削减现场校准或按需校准，然后削减停机时刻和/或进步产值。
运用AD7768-1的实例
表2显现了AN-1384运用笔记中的一些丈量数据，此数据有助于规划人员挑选适宜的放大器来驱动AD7768-1 ADC。 表格中的比如阐明，当使能预充电特性时，改进起伏恰当显着。具体来说，THD的改进是上面说到的减轻ADC加之于驱动电路的担负的归纳效应的成果。例如，当使能预充电缓冲器时，选用ADA4945-1放大器的装备使THD进步4 dB。相似地，ADA4807-2电路使THD添加18 dB。这些比如标明：高功能的放大器，当与ADI公司的许多最新ADC供给的易驱动特性结合时，能够完结一流的功能水平。
表2.运用不同放大器的AD7768-1功能
定论
因为转化器的反冲和带宽要求，规划一个驱动无缓冲ADC的电路并非易事，需求恰当的办法和折衷考虑。许多时分，所需电路将决议全体体系的THD、SNR和功耗等方面的功能。
ADI公司选用SAR和Σ-Δ技能的最新精细转化器集成了一系列特性，可最大极限地减小转化器输入电流。这将使反冲最小，大大削减并简化外部电路，完结曾经无法完结的规范数值。SAR和Σ-Δ技能因此更易于运用，工程时刻得以缩短，体系特性得到改进。
By Stuart Servis and Miguel Usach Merino
作者：Stuart Servis和Miguel Usach Merino
Stuart Servis
Stuart Servis ［stuart.servis@analog.com］是ADI公司的产品运用工程师，在仪器仪表与精细技能部门的精细信号链团队作业。他的专业范畴是根据Σ-Δ和SAR ADC的精细数据收集信号链。他具有爱尔兰国立大学戈尔韦分校运用物理与电子学理学士学位。
Miguel Usach Merino
Miguel Usach Merino ［miguel.usach@analog.com］具有瓦伦西亚大学电子工程学位。2008年参加ADI公司，任西班牙瓦伦西亚线性与精细技能部的运用工程师。
