问题考虑
在这个电路中哪些途径是由OFFSET IN 和 OFFSET OUT来束缚的?
问题解答：
——OFFSET IN：PADA to FLOP and PADB to RAM
——OFFSET OUT：LATCH to OUT1, LATCH to OUT2, and RAM to OUT1
问题考虑
下面给出的体系框图里，你将给出什么样的束缚值以使体系可以跑到100MHz?
——假定鄙人面的器材之间没有时钟偏斜
问题解答：
PERIOD = 10 ns , OFFSET IN (BEFORE) = 7 ns and OFFSET OUT (AFTER) = 8 ns
小结
1. 功能希望和时序束缚相关联
2. 周期束缚掩盖同步单元之间的延时途径
3. OFFSET束缚掩盖从输入管脚到同步单元和从同步单元到输出管脚之间的延时途径
