从前看到电脑主板的PCB的时分，心里想能自己画出来是多么棒的一件作业。后来接触到protel99se就步入了画板子的部队，之后altium 、cadence等等。跟着画板子的阅历堆集，发现需求留意的事项越来越多。一块好的PCB板子不是将连线连通就行，置于其间的故事，容我渐渐道来。
榜首、大多数PCB的规划师都是是通晓电子元器件的作业原理，知道其相互影响，更理解构成电路板输入和输出的各种数据传输规范。一个优异的电子产品不光需求有优异的原理图，更需求PCB布局和走线的人，而后者对终究电路板的胜败起到至关重要的作用。可是，原理图规划师对优异的地图技能懂得越多，防止呈现重大问题的时机就越多。
第二、噪声问题的处理。跟着规划PCB速度的进步，并发开关噪声、并发开关输出、振铃、串扰地线反弹和电源噪声等等也随之呈现。要处理这些问题，还要对症下药：
A、振铃和串扰。关于要害信号线必定要留意串扰问题，常用的便是运用差分信号，走线用差分对走线，这样能从根本上消除感应影响，有助于减小回来途径中的感应电流发生的“反弹”噪声。
B、留意阻抗匹配。我从前做过天线匹配电路，阻抗匹配起到至关重要的作用。现在100Ω特征阻抗已经成为差分衔接线的行业规范值。100Ω的差分线可以用两根等长的50Ω单端线制造。由于两根走线互相接近，线间的场耦合将减小线的差模阻抗。为了坚持100Ω的阻抗，走线的宽度有必要减小一点。成果，100Ω差分线对中每根线的共模阻抗将比50欧略为高一点。假如真实不想这么折腾，在做PCB的时分，与生产厂家商定什么走线需求什么样的阻抗。
C、去耦和旁路电容的运用。一般情况下，去耦电容器有助于减小PCB的电源与地平面之间的电感，操控PCB上遍地的信号和IC 的阻抗。旁路电容供给一个洁净的电源(供给一个电荷库)。一般咱们在便利PCB 布线的任何地方都应安置去耦电容。关于电容的运用，应该留意的一点便是，去耦电容的布线应该尽可能的短。
第三、布局问题。咱们都知道，PCB规划中最要害的衔接规划最短和最直接的途径，这样可以用最简略的做法取得最好的作用，这样，何乐不为呢?
第四、时钟信号的处理。信任做PCB规划的都在饱尝或许预备饱尝时钟信号搅扰的问题。由于钟线走线太长太长或通过信号线等等，都就会为下流扩大颤动和偏移，尤其是时钟速度添加的时分。首要，PCB规划时应该防止运用多个层来传输时钟，而且不要在时钟线上有过孔，由于过孔将添加走线的阻抗改变和信号的反射。其次，假如有必要用内层来布设时钟，那么上基层应该运用地平面来减小推迟。再次，假如电源平面上不幸引进时钟噪声会添加PLL颤动，那么在修正PCB规划时可以创立一个“电源岛”，这种技能可以使用金属平面中的较厚蚀刻来完成PLL模仿电源和数字电源的阻隔。
第五、参阅规划方案。现在任何MCU都会给出其对应的参阅规划，尽管这些电路板一般是为多种用处规划的，不见得与你做的规划需求刚好匹配。可是，它们仍可以作为创立处理方案的起点。从中咱们可以看出要害部分的走线和摆位，这关于规划的成功率来说，也是一个很大的进步。
以上是我做PCB规划的一些经历和经验的总结，希望对我们有所协助。更希望我们可以给我留言一起讨论PCB规划的种种技能。
