1 导言
软件无线电是一种依据高速、高精度A／D转化器与高速FPGA／DSP器材，并以软件为中心的簇新体系结构。受A/D转化器限制，直接采样处理射频信号有必定难度，因而现在遍及选用中频数字化计划：射频信号首要进入接纳天线，然后送入射频前端处理。这种结构与惯例的超外差电台的接纳机相似．射频前端的主要功能是将射频信号下变频为合适A／D转化器采样的带宽及中心频率适中的中频信号，这样大大减轻后续的 A／D转化器采样以及信号处理担负。中频信号经带通采样后，再经过FPGA中的DDC以及数字信道化，进一步下降信号处理速率。使得后续数字信号处理更简单。
2 体系完成
2．1 前端高速采样模块
ADC08D1000是双通道低功耗8 bit A/D转化器，单通道最高采样频率达1．3 GHz，全功率带宽1．7 GHz，1．9 V电源供电．每个通道差分输入。其模仿输入包含采样时钟以及2路采样信号，因为均为差分输入，所以要经过变压器对单端输入的信号进行转化。因为该A/D转化器的输入阻抗为100 Ω，所以差分输出端接100 Ω电阻，将输出阻抗转为50 Ω差分阻抗。A/D转化器模仿输入电路如图1所示。因为A/D转化器为差分输出，其100 Ω匹配电阻应尽量接近FPGA引脚放置。
2．2 FPGA的信号处理单元
FPGA挑选Altera公司的StratixII系列器材，该系列FPGA特色：选用“自适应逻辑模块”(ALM)构架优化FPGA的性能及资源利用率；高速DSP模块(最高达370 MHz)，完成专门的乘法、乘加运算及有限脉冲响应(FIR)滤波器；最多有16个大局时钟，支撑动态时钟办理以下降用户方式时的功耗；最多有12个锁相环(PLL)。依据该规划的数据处理要求，以及预算处理所需的资源，选用EP2S90F1020C3型FPGA。
2．3 体系原理框图
A／D转化器的采样速度为600 MHz，A/D转化器内部经过DMUX输出300 MHz奇偶两路送至FPGA，FPGA内部经过LVDS模块转化为单端信号，然后进行数字下变频(DDC)处理。需注意，A／D采样得到的数字信号为偏移二进制类型，需转化为补码方式，以便后续处理。
