要CORDIC(COordination Rotation DIgital Computer)算法完结正交数字混频器中的数控振荡器的办法。首要推导了算法发生正余弦信号的完结进程,然后给出了在中规划数控振荡器的顶层电路结构,并依据算法特色在规划中引进流水线结构规划。
CORDIC算法;
/余弦信号正交特性好等特色。并且的相位、起伏均已数字化,能够直接进行高精度的数字调制解调。跟着数字通信技能的开展,传送的数据速率越来越高。怎么得到一个可数控的高频载波信号是完结高速数字通信体系有必要处理的问题。本文将介绍怎么在中完结高速正交数字混频器中的数控振荡器规划。
1NCO的顶层电路结构
2CORDIC迭代算法的流水线结构
3NCO的部分仿真时序图
, 传统做法是选用查表法,即事前依据各个正余弦波相位计算好相位的正余弦值,并按相位视点作为地址在存储器中对其进行寻址,构成一个起伏相位转化电路即波形存储器,经过该转化电路进行查表取得正余弦信号样本。为了进步数控振荡器的频率分辨率,往往需求扩展波形存储器的容量,形成存储资源的很多耗费。并且,假如需求外挂来存储波形,因为遭到读取速度的影响,数控振荡器的输出速率必定遭到约束。因而,当规划高速、高精度的数控振荡器时,查表法就不合适选用
/余弦样本。依据矢量旋转的算法正好满意了这一需求该算法有线性的收敛域和序列的特性,只需迭代次数满足,即可确保成果有满足的精度。一致的方式的基本原理是,初始向量1(x,y)旋转视点V(x,y):
2=xcos1sin
2=ycos1sin (1)
2=(x-ytancos
2=(y+xtancos
2的整数次幂,即：-i)+1表明逆时针旋转,表明顺时针旋转,故第步旋转可用K表明,以字长为例,则为了抵消迭代对份额因子的影响,可将每级迭代的输入数据、校对后再参加运算,以防止在迭代运算中添加校对运算,下降算法的速度。
z表明第次旋转时与方针视点之差,n次旋转后,式经次迭代能够得到以下成果z输入,经过、两式的迭代运算,迭代成果输出的n和n便是所需求的三角函数值。
FPGA完结
1是数控振荡器的顶层电路结构。能够看到,频率操控字寄存器将接收到的的频率操控字送入相位累加器,相位累加器对体系时钟进行计数,每抵达输入频率操控字的值即对相位进行累加,随后将累加值送入相位相加器,与相位操控字寄存器接收到的初始相位相加,得到当时的相位值。其间,相位累加器是决议功用的一个要害模块,能够运用器材的进位链完结快速、高效的电路结构。可是因为进位链有必要坐落接近的逻辑阵列块和逻辑单元内,所以长的进位链会削减其它逻辑运用的布线资源;一起,过长的进位链也会约束整个体系速度的进步。因而,规划中选用进位链和流水线技能相结合的办法。选用以上做法完结的相位累加器既能确保具有较高的资源运用率又能大幅进步体系的功用和速度。
/余弦相位序列,将此序列送入依据算法的波形发生器,终究取得两路正交的正余弦输出序列。
CORDIC运算迭代单元,然后在体系时钟的驱动下,将本级的输出作为本级的输入,经过同一级迭代完结运算。这种办法尽管很直观可是为了将计算成果供给给下一级运算,会占用很多的寄存器资源,带来许多额定的资源耗费。并且其最大的缺陷是运算速度较慢需求个时钟周期才干输出一个数据,不利于数据的高速实时处理。
2所示的由级运算单元组成的流水线结构,正常作业时只需一个时钟周期就能输出一个数据,为数据完结高速实时处理供给了保证。每一级完结的功用是依据式进行一次迭代,移位的位数等于当时的迭代级数,加减法挑选由该级中的最高位符号位决议,得到下一级的、和的值。经过级流水线运算后,的值变为,和的值则为初始值0的余弦和正弦值。每一级电路结构首要包含两个移位器和三个加减法器,arctan(2),可将该小数转化为二进制数后,保存于存储单元中,为每一级流水线供给查找表。
n级迭代序列：,则迭代所能掩盖的视点规模仅有的迭代,将迭代序列扩展从而使视点掩盖规模也扩展。
Altera公司的软件,选用对上述数控振荡器结构进行描绘,在上经过功用仿真,成果正确后综合出电路网表,最终将程序下载至器材780C6中完结。
Stratix器材,该器材的位加减器作业频率能够到达以上,从而为发生高速的正交信号供给高速牢靠的作业时钟。考虑到的作业时钟瓶颈是在相位累加器,因而能够依据详细需求减缩相位累加器的位数来进步的作业时钟频率。本文规划的作业时钟为,相位累加器的位数为位,输入的频率操控字为,依据公式： ,,其间为输入的频率操控字,clk为作业时钟,为相位累加器位数,可算出输出的正余弦信号的频率out=30MHz,频率分辨率。频率分辨率阐明：经过输入频率操控字来改动输出正余弦信号的频率时,能够到达的最小步进。别的,也能够依据实践需求的频率改动输入频率操控字值。当然,输出频率的上限要遭到规律的约束,即out的最大值为clk/2,实践规划一般不大于clk。
3为数控振荡器的部分仿真时序图。
FPGA器材中运用迭代算法发生正余弦信号。能够看到,该数控振荡器不光省去了传统巨大的存储器资源,仅用移位寄存器和加法器就可发生正余弦信号,结构简略,十分适用于在正交数字混频器中进行高速高精度的数字调制解调。
