导言
针对运用 HDMI 多路复用中继器的用户，本文供给了怎么经过精心规划印刷电路板 (PCB) 来完结器材悉数功能最优化的规划辅导。咱们将对高速 PCB 规划的一些首要方面的重要概念进行解说，并给出一些主张。本文涵盖了层仓库、差动线迹、受控阻抗传输线、非接连性、布线攻略、参阅平面、过孔以及去耦电容器等内容。
层仓库
HDMI 多路复用中继器的外引脚是专门针对 HDTV 接收机电路中的规划（见图 1）而量身定制的。封装的每一侧都供给了一个 HDMI 端口，具有四个差动 TMDS 信号对，然后完结三个输入端口和一个输出端口。剩余信号由电源轨、Vcc 和接地以及低速信号（例如：I2C 接口、热插拔和多路复用选择器引脚）组成。
完结一个低 EMI PCB 规划最少需求四层仓库（见图 2）。层仓库应按照下列次序（自上而下）：TMDS 信号层，接线层，电源层和操控信号层。
图2 主张在一个接收机 PCB 规划中运用 4 或 6 层仓库。
在顶层上对高速 TMDS 线迹布线能够防止运用过孔（及其电感），而且答应从 HDMI 衔接器至中继器输入以及从中继器输出至后续接收机电路的洁净互联 (clean interconnect)。
在高速信号层的下面放置一个坚实的接地层，这样就能够为传输线路互联树立一个受控阻抗，并为回来电流供给一个优异的低电感通路。
在紧挨接地层的下方放置电源层能够创立额定的高频旁路电容。
在底层布线低速操控信号可完结更大的灵活性，由于这些信号链一般具有答应非接连性（如过孔）的裕度。
假如需求一个额定电源电压层或信号层，那么就应添加一个二级电源层/接地层体系至该仓库，以使其坚持对称。这样就能够使仓库坚持机械安稳，并防止其变形。每个电源体系的电源层和接地层均能够被严密地放置在一起，然后大大添加高频旁路电容。
差动线迹
HDMI 运用转化最小化差分信令 (TMDS)，用于传输高速串行数据。差分信令为单端信令带来了极大的优点。
在单端体系中，电流经过一个电感从电源流至负载，并经由一个接地层或线路回来。该电流引起的横向电磁 (TEM) 波会自由地向外部环境辐射，然后引起严峻的电磁搅扰 (EMI)（见图3）。而且，电感中的外部源噪声不行防止地被接收机扩大，然后损坏信号完好性。
代替差分信令要运用两个电感，一个用于正向电流，另一个用于电流回来。因而，当严密耦合时，该两个电感中的电流为等量，可是极性却相反，而且其电磁场消失。现在，电磁场被“抢走”的两个电感的 TEM 波均不能向环境中辐射。只要在电感环路外部有极小的边际磁场时才会发生辐射，然后发生极低的 EMI（见图3）。
图3 来自单个电感周围大散射磁场和差动信号对严密耦合电感环路的外部小散射磁场的 TEM 波辐射
严密电耦合的另一个优点是，感应至两个电感的外部噪声均以等量共模噪声的方法呈现在接收机输入端上。具有差动输入的接收机均只对信号差异灵敏，而对共模信号不灵敏。因而，该接收机按捺了共模噪声，并坚持了信号完好性。
为了使差分信令能够作业在一个 PCB 上，一个差动信号对的两个线迹距离有必要在整个线迹长度上坚持共同。不然，距离改动就会引起磁场耦合不平衡，然后下降磁场消除的作用，形成 EMI 添加。
除了更大的 EMI 以外，电感距离的改动也会引起信号对差动阻抗的改动，然后形成阻抗操控传输体系的中止，然后形成损坏信号完好性的信号反射。
除了距离共同以外，两个电感均有必要为持平的电气长度，以保证其信号在相一起刻抵达接收机输入端。图 4 显现了持平及不同长度线迹的逻辑状况改动期间一个差动对的“+”和“”信号。
图4 不同电气长度的线迹会引起信号间的相移，然后发生导致严峻 EMI 问题的差动信号
关于相同长度的线迹而言，两个信号持平且极性相反。因而，它们的和有必要为零。假如这些线迹的电气长度不同，那么较短线迹上的信号就会比较长线迹上的信号较早地改动状况。在此期间，两个线迹均驱动电流至相同方向。由于往往会作为回来通路的长线迹持续驱动电流（“早”驱动电流），因而短线迹有必要找到其经由一个参阅层（电源层或接地层）的回来通路。
当将两个信号相加时，该总信号在过渡相期间从零电平搬运。在高频条件下，这些差动信号以大幅急剧瞬态的方法呈现，其显现在接地层上，然后引起严峻的 EMI 问题。
需求留意的是，“噪声”脉冲的宽度同两个信号间的相移持平，并能够被转化成一个给定频率的时刻差。该时刻差（也称为对内时滞）由 HDMI 规则，用于 225 MHz TMDS 时钟速率 0.4 TBIT 的接收机，其将转化为 178 ps 最大值。关于一个 HDMI 发送器而言，该标准要求 0.15 TBIT，以用于 225 MHz 的 TMDS 时钟速率，其将转化为66 ps最大值。
由于像素生成需求四个差动 TMDS 信号对（3 个数据信号+1 个时钟信号）的同步传输，因而其有必要在相一起刻抵达接收机。抱负状况下，一切四个信号对应该为持平的电气长度，以保证零时刻差。可是，对一个 0.2 TCHARACTER + 1.78 ns 的接收机而言，HDMI 答应一个最大的对间时滞 (信号对之间的时刻差)，然后会发生总计2.67 ns 的时刻，以用于 225 MHz 的 TMDS 时钟。对一个 HDMI 发送器而言，该标准要求发生 888ps 的 0.2 TCHARACTER。
受控阻抗传输线
受控阻抗线迹可用于匹配传输介质的差动阻抗（例如：线缆）和端接电阻。差动阻抗由信号对线迹的物理几许、它们同邻近接地层的联系以及 PCB 电介质决议。这些几许形状有必要在整个线迹长度上坚持共同。
图5 描绘了微波传输带 (Microtrip) 线迹（外层线迹）及带状线线迹（一般是被两个接地层夹在中心的层仓库内线迹）阻抗核算相关的参数。
图5 差动线迹的物理几许
为了核算出图 5 中 100Ω 差动阻抗 TMDS 信号对的线迹几许，能够运用闭式方程 1 6。
1、关于松懈耦合带状线而言，s > 12 mils，数字 0.748 或许被 0.374 替换。
2、W 2h 时，最大差错为 3%
3、为了取得最佳准确度，使 b t > 2W 及 b > 4t，其间，b 为接地层之间的电介质厚度。
考虑到差动信号对及其环境之间的距离，图 5 显现了一个线迹 X，其未与邻近的“+”和“”导体中的电流相关。X 能够为另一信号对线迹、一个接地屏蔽线迹或一个 TTL/CMOS 线迹。
关于邻近信号对和屏蔽线迹而言，使距离 d 等于 3 s。在一侧运转屏蔽线迹（接地更为适合），或许会创立一个添加 EMI 的失衡。接地线迹屏蔽应该对基层接地层有一个过孔散射。
请留意！乍一看上面的方程式，其呈现出一种可取得线迹几许的比较廉价的办法。可是，这些函数均根据经历数据，并代表最佳状况下的近似值。实践准确度或许会有非常大的不同，各种原因乃至会引起高达 10% 的或许差错。
从长远来看，一种更准确、本钱更低的办法是运用一个 2D 或更好的场求解器。它是一种可对麦克斯韦 (Maxwell) 方程式求解并核算出恣意横截面传输线电场和磁场的软件东西。它还能够由以上这些核算出电气功能项，例如：特性阻抗、信号速度、串扰和差动阻抗。一些场求解器还能够核算出导体内的电流散布状况。相关于近似法而言，一个 2D 场求解器的优势在于其考虑了简直一切恣意横截面几许的灵活性。除了第一阶项（例如：线宽、电介质厚度和电解介质常量）以外，第二阶项（例如：线迹厚度、阻焊和线迹蚀刻反面）均能够被考虑到。
非接连性
非接连性便是信号途径中差动线迹阻抗违背于其规则值（100Ω，即 15% HDMI）的当地，并假定更高或更低的阻抗值。非接连功能够引起由阻抗不匹配带来的信号反射，然后损坏信号完好性。这些首要是有用线迹宽度或线距离离改动的成果，而这些改动又是由不行防止的沿信号途径线迹几许传输，或由较差的信号线迹布线引起的。
或许发生非接连性的方位为：
HDMI 衔接器焊盘同信号线迹相遇处
信号线迹碰到过孔、电阻器组件盘或 IC 引脚处
信号线迹 90o 曲折处
信号对被别离以环绕一个物体布线的当地
在差动阻抗、TDR、和测验期间将非接连性勘探出来。一个TDR（时刻域反射计）是一种用来描绘和定位金属导体中毛病的电子仪器。
一个 TDR 沿导体传输一个快速上升时刻脉冲。假如该导体为一致阻抗，并被正确地封端 (terminated)，那么整个发射脉冲将在远端终端被吸收，且没信号会被反射回 TDR。可是，存在阻抗非接连性的状况下，一切非接连性都将构成一个被反射回反射计（reflectometer）的回波。阻抗添加会发生一个增强原始脉冲的回波，与此一起，阻抗削减会发生一个同原始脉冲相对的回波。
在输出/输入端测量出发生的 TDR 反射脉冲，其将以时刻函数的方法显现或制作出来，由于给定传输介质中信号传达的速度相对不变，而且能够以线迹长度函数的方法被读取出来。
图6 TDR 显现表明晰非接连性的方位
PCB 规划的意图在于尽或许将非接连性最小化，然后消除反射并坚持信号完好。遵从一组布线攻略，有助于防止不用要的非接连性。剩余的不行防止的非接连性应会集在一起，也便是说将这一区域的面积应坚持较小，并尽或许的严密放置。这一主意便是将各个反射点会集在某个区域，而不是将其散布在整个信号途径里。
运用 TDR 看到的很多非接连性直接遭到 TDR 运用的脉冲边际速率的影响。TDR 边际速率越快，呈现的非接连性就会越多，而且阻抗峰值就越大。经过 HDMI 标准，他们界说了边际速率（一般为 200ps）。图 6 对该点进行了描绘。图中的低线压选用 30ps 边际速率，高线压选用 200pf 滤波器。当运用 200ps 边际速率滤波器时，由呈现在低线压上的 TPA 电路板 SMA 发生的非接连性均为彻底不行见。
布线攻略
当企图坚持信号完好性和低 EMI 时，具有 PCB 布线的一些攻略是必不行少的。虽然好像有很多的防备办法能够选用，可是本章节只是引荐运用一些首要的布局攻略。
1、在不匹配点上选用小曲折度批改，可削减差动对内的时滞。
2、削减由组件放置和 IC 外脚引线以及信号途径上较大视点批改所引起的对间时滞。选用斜切式曲折 (chamfered corner)，其长度和线宽之比为 3 比 5。曲折之间的距离应最少为线宽的 8 到 10 倍左右。
3、运用45 o 曲折（斜切式曲折）代替直角（90o）曲折。直角曲折会添加有用线宽，改动差动线迹阻抗，然后呈现一个较短的中止点。一个45o 曲折能够看作是一个时刻更短的中止点。
4、当在一个物体周围进行布线时，应对并联的一对线迹进行布线。将线迹别离开来布线会改动线与线之间的距离，然后引起差动阻抗的改动以及非接连现象的呈现。
图8 在一个物体周围的布线
5、在信号途径内一个接一个地放置一些无源组件，例如：源匹配电阻或 ac 耦合电容。与事例 b）比较，事例 a）中的布线确实引起了更宽的线迹距离，可是，由此发生的非接连性现象却被限定在了一个更短的电气长度内。
图9 各种非接连性
6、当在一个过孔周围，或一排过孔之间进行布线时，保证过孔空隙没有堵塞下方的接地层上的电流回路。
图10 防止呈现过孔空隙
7、为了更好的阻抗匹配，在 HDMI 衔接器焊盘下方，或焊盘之间防止运用金属层或线迹。不然或许会导致差动阻抗降至 75Ω 以下，而且在 TDR 测验期间烧坏你的电路板。
图11 各个层与边际指针之间坚持必定距离
8、尽或许运用尺度最小的信号线过孔和 HDMI 衔接器焊盘，由于其对 100 差动阻抗发生的影响较小。较大的过孔和焊盘或许会导致阻抗降至 85Ω以下。
9、运用坚实的电源层和接地层来完结 100Ω 阻抗操控，以及电源噪声最小化。
10、关于100差动阻抗而言，应尽或许选用最小的线迹距离，您的 PCB 厂商一般都会对其做出规则。保证图 5 中几许结构为：s h、s W、W 2h 和 d > 2s。能运用一个 2D 场求解器更准确地确认线迹的几许结构就更好了。
11、尽或许的使 HDMI 衔接器和器材之间的电气长度坚持最短，然后使衰减最小化。
12、运用较好的 HDMI 衔接器，其阻抗契合各项标准。
13、在挨近如稳压器，或为 PCB 供给电力的区域等电源处放置大型电容器（如 10 ¼F）。
14、在器材中放置 0.1 ¼F，或 0.01 ¼F 的较小型电容器。
参阅层
高速 PCB 规划的电源层及接地层一般都有必要满意种种要求。在 DC 及低频状况下，这些层有必要为集成电路及端接电阻器的终端供给功能安稳的电压，如 Vcc 和接地电压等。
关于高频参阅电路层，特别接地层而言，需求满意更多的要求。就受控阻抗传输体系的规划而言，接地层应能完结与一个挨近信号层差动线迹的电气耦合。正如此前提及相同，严密耦合会使磁场消失，然后经过已削减的余下散射场的TEM波辐射将EMI最小化。为了完结严密耦合，应在挨近一个高速信号层的当地放置接地层。
图12 微波传输带结构内的场巧合
虽然理论上差动信号发射不需求独自的电流回路，可是总有某一方法的共模噪声电流与最近的参阅层（理论上一般指接地层）发生电容性耦合。
为这些电流供给一个接连的低阻抗回路要求参阅层为坚实的铜片，密实无裂缝。
具有多个电源体系的层仓库能够获益于由过孔组成的参阅层。此处不同层面的接地层经过很多的过孔相衔接，这些过孔以等距的距离放置在整个电路板上。相类似的衔接也适用于电源层。
关于衔接的参阅层而言，这一点是很重要的，即过孔空隙（或接地过孔状况下的反焊盘）不会搅扰电流回路。在呈现障碍物状况下，回流电流将会找到绕过障碍物的通道。可是，假如这样的话，电流的电磁场将很有或许搅扰到呈现串扰的其他信号线迹。此外，该障碍物将对经过其的线迹阻抗发生晦气的影响。
图13 密实与槽形接地层上的电流回路
过孔
过孔这一术语一般指的是印刷电路板上的电镀孔。一些运用要求直通的过孔满足宽，然后能放置穿孔组件的导线，而高速电路板规划一般是在对信号层进行更改时将其作为线迹过孔运用，或将其作为衔接过孔运用，以将 SMT 组件与所需的参阅层相衔接，一起也将同一电位的参阅层相互衔接（见上一章节中提及的过孔衔接接地层）。
与一个过孔衔接的各个层与一个过孔周围焊盘（过孔焊盘）直接相衔接。不用衔接的各个层由一个空隙环将其与过孔相离隔。每个过孔与接地之间都有电容，电容量能够运用如下的方程式核算出近似值：
其间，D2=接地层空隙孔的直径（内径）
D1=过孔周围焊盘的直径（内径）
T=印刷电路板的厚度（内厚）
ε1=电路板介电常数
C=寄生过孔电容 (pF)
由于电容与尺度成必定份额添加，因而，高速规划中的线迹过孔应尽或许的小，以防止较大的容性负载导致的信号衰减。
当把一个去耦电容器衔接至接地层，或将各个接地层相衔接时，与其电容比较，过孔电感更为重要。该电感的数值大约为：
其间，L=过孔电感 (nH)
h=过孔长度（内长）
d=过孔直径（内径）
由于该方程式触及到一个对数，所以改动过孔的直径并不会对电感发生任何影响。改动过孔长度，或多个过孔并联或许会使电感发生较大的改动。因而，应在每个器材的终端放置两个并联的过孔，将耦合电容器与接地衔接。关于接地层之间的低电感衔接而言，应在电路板上以持平的距离放置多个过孔。
虽然强烈主张不要对高速线迹的电路层进行更改，可是假如有必要更改的话，应保证有一条接连的电流回路。图 14 的左面部分显现了用于单个电路层更改的电流回流流向，右边部分显现了用于多个电路层更改的电流回流流向。
图14 单个及多个电路层更改的电流回路
内部空隙环的一层金属层片完结了对接地层从底层到顶层的电流流向的更改。因而，当一个信号经过一个过孔，并接连至同一层的另一侧时，不存在电流回流非接连性的问题。 经过穿插多个参阅层完结了从一个层至另一个层的信号线迹更改，这样使电流回路的规划复杂化。在两个接地层的状况下，一个接地到接地的过孔有必要放置在信号过孔的邻近，以保证取得一个接连的电流回路（见图 14 右边的图表）。假如参阅层为不同电压电位，如图 15 中所示的电源层和接地层，电流回路的规划将变得较杂乱，这是由于需求第三个过孔和一个去耦电容器。电流回流开始于其最挨近信号电流的电源层底部。之后流经电源过孔，经过去耦电容器流向接地过孔，最终回到接地层的顶部。
图15 单个及多个电路层更改的电流回路
放置有多个过孔和去耦电容器的电流回路具有较高的电感，因而晦气于信号完好性，并添加了 EMI。假如或许的话，在进行高速布线时，防止更改各个层，这是由于这样会下降电路板功能，使规划复杂化并添加生产本钱。
去耦电容器
去耦电容器为 IC 的充电供给了部分资源，该 IC 在对内部切换响应时需求很多的电源电流。缺乏量的去耦会导致所需电源电流缺乏，阻挠 IC 的正常运作，然后导致信号完好性数据过错的发生。这就要求其在相关的频率规模内供给较低的阻抗。为了完结这个意图，一般的做法是均匀地散布电路板上的一组去耦电容器。除了坚持信号的完好性以外，去耦电容器还充当了一个 EMC 滤波器，以阻挠高频 RF 信号在整个 PCB 上进行传达。
当在电源层与接地层之间衔接一个电容器时，咱们实践上是在对装备有一个串联谐振电路的电源进行加载，该电路的频率取决于代表了一个实在电容器等效电路的 R-L-C 组件。图 16 显现了一个初始等效电路的寄生组件，以及其向一个串联谐振电路的转化。
图16 一个串联谐振电路模仿的电容器损耗
漏电阻 RL 表明低频状况下漏电流的损耗。RD 和 CD 表明由于分子极化 (RD) 及介电吸收 (CD) 所发生的损耗。RS 表明导线和电容器金属板中的电阻。三个电阻损耗组成一个等效串联电阻 (ESR)。在 ESR 这种状况下，等效串联电感 (ESL) 为电容器金属板及内部导线的电感之和。
请留意，虽然衔接过孔的电容器的阻抗较低，可是会发生很多的串联电感。因而，应在每个电容器终端运用两个过孔来削减过孔电感。
图 17 显现了电容器阻抗 (Z) 级数与一个 10 nF 电容器频率的联系。在远低于自谐振频率 (SRF) 条件下，电容性电抗占优。同 SRF 更为挨近时，电理性电抗受企图中和电容性重量的影响。在 SRF 上，电容及电感电抗消失，仅有 ESR 存在。请留意，ESR 取决于频率，且与一般的观点相反，其并不会在 SRF 上到达其最小值，可是阻抗 Z 却会这样。
图17 电容器阻抗与频率的联系
并联的电容器能在一个散布式的去耦网络中运转，其原因是电容总量添加至所选用去耦电容器数值 N。而且当电容量为这一数值时，电容器阻抗由于频率低于 SRF 而有所削减。类似地，电感也会发生改动，这是由于在频率高于 SRF 时阻抗会下降。
一个牢靠的去耦网络规划有必要包含低至 DC 的较低频率，而 DC 需求施行大型的电容器。因而，为了能在低频状况下供给足量的低阻抗，应在稳压器的输出端，以及为 PCB 供给电源的当地放置一些 1 ¼F 到 10 ¼F 的钽电容。关于更高的频率规模而言，应在每一个高速切换 IC 周围放置一些 0.1 ¼F 或 0.01 ¼F 的陶瓷电容。
总结
本文旨在评论高速 PCB 规划几个首要方面。虽然已有很多技术性作品、研讨会、新闻稿和网上论坛触及该论题，可是本文意图在于以一个全面的方法为 PCB 规划人员供给首要规划攻略。
下列提出的几条主张将会有助于在最短的时刻内完结契合 EMC 要求的电路板的规划。
