规划经常常是低电平有用，本文解说一下内因，咱们有爱好的看看。
事实上，它是由常用的电路结构所决议的，低电平常电路往往有较高电平常更低的环路阻抗，而低阻抗则意味着抗干扰才能更强。结合实际讲一个有用的例子来加深形象：
咱们有的同学或许现已学习了这样的一条PCB布线规矩—–在条件答应的情况下，高电平有用线要尽量缩短，低电平有用的线则尽量延伸—-这一条规矩的存在根底便是根据低电平常环路阻抗比较低，抗干扰才能比较强才起来的。
如OC或OD电路要操控一个电平便是经过它这个开关的通断来完成的。有在上拉电阻的情况下，开关接通，得低电平;开关堵截，得高电平。这样，为了避免电路失控的情况下仍然是有用电平，那么当然是低电平有用才更“稳妥”了。结构上，象OC电路那样，由于集电极更难击穿，所以，也更不简单损坏。
关于其它图腾柱输出的电路，尽管0和1都有相同的危险，但使用中仍是有人乐意加一个上拉电阻，以取得相似OC或OD输出的作用。至于为什么不选用下拉电阻而用上拉电阻，咱们也能够剖析一下。
另一个方面是OC或OD输出的电路，使用上拉电阻后具有节能的作用。由于关断后它是具有取得高电平常的电流简直为0。
暂时想不到还有其它理由了，请了解的朋友们弥补吧。
