有源器材在开关时发生的高频开关噪声将沿着电源线传达。去耦电容的主要功能便是供给一个部分的直流电源给有源器材，以减少开关噪声在板上的传达，和将噪声引导到地。
去耦电容的容值核算
去耦的初衷是：不管IC对电活动摇的规则和要求怎样都要使电压限值保持在规则的答应差错规模之内。
运用表达式：CSU=ISt
由此可核算出一个IC所要求的去耦电容的电容量C。
SU是实践电源总线电压所答应的下降，单位为V。
I是以A(安培)为单位的最大要求电流;
ST是这个要求所保持的时刻。
去耦电容容值核算办法：引荐运用远大于1/m乘以等效开路电容的电容值。
此处m是在IC的电源插针上所答应的电源总线电压改变的最大百分数，一般IC的数据手册都会给出详细的参数值。
等效开路电容界说为：C=P/(fU^2)
式中：
P——IC所耗散的总瓦数;
U——IC的最大DC供电电压;
f——IC的时钟频率。
一旦决议了等效开关电容，再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。然后还要把成果再与连接到相同电源总线电源插针的总数相除，最终求得安装在每个连接到电源总线的一切电源插针邻近的电容值。
去耦电容挑选不同容值组合的原因：
在去耦电容的规划上，一般选用几个不同容值(一般相差二到三个数量级，如0.1uF与10uF)，根本的起点是涣散串联谐振以取得一个较宽频率规模内的较低阻抗。
电容谐振频率的解说：
由于焊盘和引脚的原因，每个电容都存在等效串联电感(ESL)，因而本身会构成一个串联谐振电路，LC串联谐振电路存在一个谐振频率，跟着电力的频率不同，电容的特性也随之改变，在作业频率低于谐振频率时，电容整体呈容性，在作业频率高于谐振频率时，电容整体呈理性，此刻去耦电容就失去了去耦的作用，如下图所示。因而，要进步串联谐振频率，就要尽可能下降电容的等效串联电感。
电容的容值挑选一般取决于电容的谐振频率。
不同封装的电容有不同的谐振频率，下表列出了不同容值不同封装的电容的谐振频率：
需求留意的是数字电路的去耦，低的ESR值比谐振频率更为重要，由于低的ESR值能够供给更低阻抗的到地通路，这样当超越谐振频率的电容出现理性时仍能供给满足的去耦才能。
下降去耦电容ESL的办法：
去耦电容的ESL是由于内部活动的电流引起的，运用多个去耦电容并联的办法能够下降电容的ESL影响，并且将两个去耦电容以相反走向放置在一起，从而使它们的内部电流引起的磁通量彼此抵消，能进一步下降ESL。(此办法适用于任何数目的去耦电容，留意不要侵略DELL公司的专利)
IC去耦电容的数目挑选
在规划原理图的时分，常常遇到的问题是为芯片的电源引脚规划去耦电容，上面现已介绍了去耦电容的容值挑选，可是数目挑选怎样确认呢?理论上是每个电源引脚最好分配一个去耦电容，可是在实践状况中，却常常看到去耦电容的数目要少于电源引脚数目的状况，如freescale供给的iMX233的PDK原理图中，内存SDRAM有15个电源引脚，可是去耦电容的数目是10个。
去耦电容数目挑选依据：
在布局空间答应的状况下，最好做到一个电源引脚分配一个去耦电容，可是在空间缺乏的时分，能够恰当减少电容的数目，详细状况应该依据芯片上电源引脚的详细散布决议，由于厂家在规划IC的时分，常常是几个电源引脚在一起，这样能够共用去耦电容，减少去耦电容的数目。
