0 导言
在许多的卫星通讯体系中，VSAT(甚小口径卫星终端)卫星通讯体系因为具有许多特色，近年来开展很快，特别在专业通讯网范畴存在宽广的商场，运用此体系进行通讯具有灵敏性强、可靠性高、本钱低、运用便利及小站可直接装在用户端等特色，而且VSAT用户数据终端可直与计算机联网，完结数据传递、文件交流、图画传输等通讯使命，然后摆脱了远距离通讯地上中继站的问题，因而，此体系广泛用于石油、银行、铁路、民航、军事等职业。
在VSAT体系中，用户终端一般是由数字卫星接纳机和计算机终端组成，数字卫星接纳机包含下变频器、解码器、FEC(前向纠错)，解复用器、数字基带处理器和频率合成器等部分，接纳机输出的数据一般经过RS-232，RS-422/449以1.2kbit/s-64kbit/s的数据率交给计算机完结运用处理，有些高速卫星数据接纳设备解调今后，数据经过额定高速数据卡送入计算机。这种传统的数据卡不只装置费事，且易受机箱内环境的搅扰，特别是这种卡一般只能接纳单路数据，受计算机插槽数量和地址，中止资源的约束，不可能挂接多个设备，因而，资源糟蹋特别严峻。
针对这种状况，本文结合卫星接纳设备数据收集的实践需求，规划了一种依据USB(通用串行总线)接口的USAT基带数据收集体系，该体系经过对USB接口操控逻辑的合理规划和芯片内部FIFO的有用运用，充沛运用了CPLD(杂乱可编程逻辑器件)的灵敏性，仅选用单片USB接口操控芯片就完结了对多路多速率数字信号的实时收集，这与以往选用USB集线器来完结对多路多速率数字信号收集的体系比较，具有本钱低、完结便利等长处。
该体系最多可一起收集8路数字信号，单路最高速率可达2Mbit/s，体系用于操控的CPLD选用Altera公司的EPM7128SLC84;USB接口操控芯片选用Cypress公司EZ-USB FX2系列CY7C68013。
1 体系原理
1.1 USB简介
USB(通用串行总线)是一种运用在PC范畴的新式接口技能，支撑在主机与各种即插即用外设之间进行数据传输，它由主机预订传输数据的规范协议，在总线上的各种设备共享USB总线带宽，它的首要长处是：数据传输速率显着快于一般的串口，支撑操控传输、中止传输、块传输的和同步传输4种传输方法，以满意不同外设的需求，最多可衔接127个外设，支撑热拔插和即插即用，占用的体系资源少(只占用1个IRP(I/O恳求包));无总线竞赛等。USB总线技能的提出便是想运用单一的总线技能来满意多种运用范畴的需求，USB1.1协议支撑低速1.5Mbit/s和全速12Mbit/s两种传输速度。2000年发布了USB2.0协议，它向下兼容USB1.1协议，但在USB1.1的根底上有了质的进步，其理论传输速度可到480Mbit/s。
1.2 体系结构
该体系整体结构分收集操控部分、USB接口操控部分和主机3部分，体系框图如图1所示。
外部输入的8路信号中时钟、数据均为TTL电平，收集用的一致时钟为3M赫兹，是由USB操控芯片的外部时钟经八分频得到的。
体系的作业进程如下：每路信号在CPLD的操控下，按收集时钟的一致节拍，各路信号的数据和时钟都被收集进CPLD。在CPLD内，先进行各路信号的时钟上升沿检测，如检测到时钟上升沿，则在相应路数的标志方位1，这标明此刻采到的数据有用，若没检测到时钟上升沿，则在相应路数地标志方位0，标明此刻收集的数据无效，这样构成的各路信号数据，再加上各路信号数据是否有用的标志，构成2字节的数据送入USB操控芯片的FIFO中，数据进入USB操控芯片后，经过USB接口将数据传输到主机，数据在主机顶用软件进行处理，依照各路信号数据是否有用的标志位，将有用数据取出，组合成各路数据。
数据送入主机时的格局如图2所示，前一字节为各路信号数据是否有用的标志，紧跟着的字节为各路信号的实践数据，选用这种特别的数据格局，以区别各路信号，便于选用一致的时钟来完结对多路多速率数字信号的实时收集，然后减少了许多硬件电路，降低了本钱和杂乱性，完结更为便利，这也是本体系的一个立异点。
2 硬件构成
2.1 EZ-USB FX2(CY7C68013)芯片
CY7C68013归于Cypress公司的FX2系列产品，它供给了对USB2.0的完好解决方案，该芯片尽管选用贱价的8051单片机，但仍然能取得很高的速度，首要包含USB2.0收发器、SIE(串行接口引擎)、增强型8051处理器、8.5KB的片上RAM，4KB FIFO存储器、I/O口、数据总线、地址总线和GPIF(通用可编程接口)。
CY7C68013与外设有可编程接口GPIE和从FIFO两种接口方法。可编程接口GPIF是主机方法，能够由软件设置读写操控波形，灵敏性很大，简直能够对任何8bit/16bit接口的操控器、存储器和总线进行数据的自动读写，运用十分灵敏，从FIFO方法是从机方法，外部操控器可像对一般FIFO相同对FX2的多层缓冲FIFO进行读写。在本规划中为了便利操控，选用从FIFO方法。
2.2 CPLD芯片EPM7128SLC84
在本规划中，所用的CPLD选用Altera公司的EPM7128SLC84。它归于MAX7000系列，是Altera公司的依据第2代MAX结构的CPLD。它供给多达5000个可用门、128个宏单元，其引脚到引脚延时快达6ns。能够包容各种独立的组合逻辑和时序逻辑功用，EPM7128S的长处是它依据E2PROM，能够经过JTAG口进行在线修正，规划者可将规划内容从PC机上经过下载电缆和JTAG口对EPM7128S进行恣意次修正，它有多达100个I/O引脚可供编程运用，便利体系扩展存储空间和外设。
本体系运用EPM7128S的首要功用是对各路信号的时钟上升沿进行检测，别的还需求完结一些操控功用，完结各路信号数据的合路，构成特定的数据格局，送入USB操控芯片的FIFO中。
2.3 硬件衔接
依据体系对数据传输的速度和实时性的要求，装备CY7C6013的作业接口形式为从FIFO形式，硬件衔接方法如图3所示。
