1.导言
跟着电子产品功用的日益杂乱和功用的进步，印刷电路板的密度和其相关器材的频率都不断攀升，坚持并进步体系的速度与功用成为规划者面前的一个重要课题。信号频率变高，边缘变陡，印刷电路板的尺度变小，布线密度加大等都使得串扰在高速PCB规划中的影响明显添加。串扰问题是客观存在，但超越必定的边界或许引起电路的误触发，导致体系无法正常作业。规划者有必要了解串扰发生的机理，并且在规划中使用恰当的办法，使串扰发生的负面影响最小化。
2.高频数字信号串扰的发生及改动趋势
串扰是指当信号在传输线上传达时，相邻信号之间因为电磁场的彼此耦合而发生的不期望的噪声电压信号，即能量由一条线耦合到另一条线上。
如图1所示，为便于剖析，咱们按照离散式等效模型来描绘两个相邻传输线的串扰模型，传输线AB和CD的特性阻抗为Z0，且终端匹配电阻R=Z0。假如坐落A 点的驱动源为搅扰源，则A—B间的线网称为搅扰源网络(Aggressor line)，C—D之间的线网被称为被搅扰网络(Victim line)，被搅扰网络挨近搅扰源网络的驱动端的串扰称为近端串扰(也称后向串扰)，而挨近搅扰源网络接纳端方向的串扰称为远端串扰(也称前向串扰)。串扰首要源自两相邻导体之间所构成的互感Lm和互容Cm。
2.1理性耦合
在图1中，先只考虑互感Lm引起的理性耦合。线路A到B上传输的信号的磁场在线路C到D上感应出电压，磁耦合的效果相似一个变压器，因为这是个散布式的传输线，所以互感也变成一连串的变压器散布在两个相邻的并行传输线上。当一个电压阶跃信号从A移动到B，每个散布在搅扰线上的变压器会依序感应一个搅扰尖脉冲呈现在被搅扰网络上。互感在被搅扰网络上叠加的这个电压噪声，其巨细跟搅扰网络上驱动电流的改动成正比。由互感发生的噪声计算公式为
值得注意的是，耦合变压器每一段的互感耦合的极性是不同的，这些感应到被搅扰网路的搅扰能量依序前向和后向，但极性相反，沿着传输线CD别离往C和D点跋涉。
如图2所示，往C方向的前向搅扰能量，是和入射电压及每个互感重量Lm成正比，因为一切前向搅扰能量简直一起抵达C点，所曾经向搅扰能量与两传输线的互感总量成正比，传输线平行的长度越长，所发生的互感总量就越大，前向搅扰能量也随即添加;但是往D点的后向搅扰能量与往C点的前向搅扰能量不同的是，虽然两者耦合的总区域是相同的，但每个互感变压器所感应的搅扰重量是依序抵达D，后向搅扰能量的有用时刻长达2Tp(Tp为传达延时)，跟着线路平行长度的延伸 (即互感添加)，后向串扰的起伏巨细是不会改动的，而持续时刻会添加。
2.2容性耦合
互容是发生串扰的另一个机制。互容Cm会对被搅扰网络发生一个感应电流，该电流正比于搅扰网络上电压的改动速率，由互容Cm发生的噪声计算公式为：
散布式耦合电容的耦合机制和散布式电感耦合相相似，差异在于耦合的极性。如图3所示，互容耦合的前向和后向搅扰能量的极性都是正的。
2.3互感和互容的组成效应
一般，容性串扰和理性串扰是一起发生的。由文献[1]，咱们能够别离得到近端和远端的总串扰的计算公式，它们是别离由容性耦合和理性耦合叠加而成的。
其间，Z0，C，l，Cm，Lm，L，V0别离为传输线的特征阻抗、单位长度电容、单位长度电感，两传输线之间耦合电容、耦合电感，两传输线平行长度和电压峰值。
由以上两式，咱们能够看出远端串扰总噪声因为容性和理性耦合的极性联系而彼此消减，即远端串扰是能够消除的。在PCB布线中，带状线(Stripline) 电路更能够显现理性和容性耦合之间很好的平衡，其前向耦合能量极小;而关于微带线(Microstfip)，与串扰相关的电场大部分穿过的是空气，而不是其它的绝缘材料，因此容性串扰比理性串扰小，导致其前向耦合是一个小的负数。这也便是一般规划中，常疏忽远端串扰的搅扰，而较着重于近端串扰改进的原因。
在实践规划中，PCB的有关参数(如厚度，介电常数等)以及线长、线宽、线距、传输线与地平面的方位和电流流向都会影响c、l、Cm、Lm、L、的巨细，而信号频率和器材的上升/下降时刻决议了 。
在这里咱们不做这些参数对串扰影响的定量剖析，有关这些参数的彼此联系及对串扰影响的程度。
2.4串扰的改动趋势
互感与互容的巨细影响着串扰的巨细，然后等价地改动传输线特征阻抗与传达速度。相同，传输线的几许形状在很大程度上影响着互感与互容的改动，因此传输线自身的特征阻抗对这些参数也有影响。在同一介质中，相对低阻抗的传输线与参阅平面(地平面)间的耦合愈加激烈，相对地与附近传输线的耦合就会弱一些，因此低阻抗传输线对串扰引起的阻抗改动更小一些。
3 串扰导致的几种影响
在高速、高密度PCB规划中一般供给一个完好的接地平面，然后使每条信号线基本上只和它最近的信号线彼此影响，来自其它较远信号线的交叉耦合是能够疏忽的。虽然如此，在模仿体系中，大功率信号穿过低电平输入信号或当信号电压较高的元件(如TTL)与信号电压较低的元件(如ECL)挨近时，都需求十分高的抗串扰才能。在PCB规划中，假如不正确处理，串扰对高速PCB的信号完好性首要有以下两种典型的影响。
3.1串扰引起的误触发
信号串扰是高速规划所面临的信号完好性问题中一个重要内容，由串扰引起的数字电路功用过错是最常见的一种。
图 4是一种典型的由串扰脉冲引起的相邻网络过错逻辑的传输。搅扰源网络上传输的信号经过耦合电容，在被搅扰网络和接纳端引起一个噪声脉冲，成果导致一个不期望的脉冲发送到承受端。假如这个脉冲强度超越了接纳端的触发值，就会发生无法控制的触发脉冲，引起下一级网络的逻辑功用紊乱。
3.2串扰引起的时序延时
在数字规划中，时序问题是一个重要考虑的问题。图5显现了由串扰噪声引起的时序问题。图下半部分是搅扰源网络发生的两种噪声脉冲(Helpful图5串扰噪声导致的延时glitch和Unhelpful glitch)，当噪声脉冲(helpful glitch)叠加到被搅扰网络，就引起被搅扰网络信号传输延时削减;相同，当噪声脉冲(Unhelpful glitch)叠加到被搅扰网络时，就添加了被搅扰网络正常传输信号的延时。虽然这种削减网络传输延时的串扰噪声对改进PCB时序是有协助的，但在实践 PCB规划中，因为搅扰源网络的不确定性，这种延时是无法控制的，因此对这种串扰引起的延时有必要要加以按捺。
4.串扰最小化
串扰在高速高密度的PCB规划中普遍存在，串扰对体系的影响一般都是负面的。为削减串扰，最基本的便是让搅扰源网络与被搅扰网络之间的耦合越小越好。在高密度杂乱PCB规划中完全防止串扰是不或许的，但在体系规划中规划者应该在考虑不影响体系其它功用的情况下，挑选恰当的办法来力求串扰的最小化。结合上面的剖析，处理串扰问题首要从以下几个方面考虑：
在布线条件答应的条件下，尽或许拉大传输线间的间隔;或许尽或许地削减相邻传输线间的平行长度(累积平行长度)，最好是在不同层间走线。
相邻两层的信号层(无平面层阻隔)走线方向应该笔直，尽量防止平行走线以削减层间的串扰。
在保证信号时序的情况下，尽或许挑选转化速度低的器材，使电场与磁场的改动速率变慢，然后下降串扰。
在规划层叠时，在满意特征阻抗的条件下，应使布线层与参阅平面(电源或地平面)间的介质层尽或许薄，因此加大了传输线与参阅平面间的耦合度，削减相邻传输线的耦合。
因为表层只要一个参阅平面，表层布线的电场耦合比中间层的要强，因此对串扰较灵敏的信号线尽量布在内层。
经过端接，使传输线的远端和近端终端阻抗与传输线匹配，可大大减小串扰的起伏。
5.结束语
数字体系规划现已进入了一个新的阶段。许多曩昔处于非必须位置的高速规划问题，现在现已关于体系功用具有要害的影响。包含串扰在内的信号完好性问题带来了规划观念、规划流程及规划办法的革新。面临新的应战，关于串扰噪声而言，最要害的便是找出那些对体系正常运转真实有影响的网络，而不是盲目的对一切网络进行串扰噪声的按捺，这也是和有限的布线资源相对立的。本文所评论的串扰问题关于高速高密度电路规划中处理串扰问题具有十分重要的含义。
