摘要
在各种运用中(从通讯根底设施到仪器仪表)，对体系带宽和分辨率的更高要求促进了将多个数据转化器以阵列方法衔接的需求。规划人员有必要找到低噪声、高精度处理计划，才能为运用一般JESD204B串行数据转化器接口的大型数据转化器阵列供给时钟和同步。
时钟生成器材包括颤动衰减功用、内部VCO以及各种输出和许多同步办理功用，现已面世，它能处理这个体系问题。可是，在许多实践运用中，数据转化器阵列所需的很多时钟现已超出了单个IC元件所能供给的极限。规划人员常常企图衔接多个时钟生成和时钟分配元件，然后创立丰厚的时钟树。
本文供给一个关于怎么构建灵敏可编程时钟扩展网络的实在事例，它不只具有超卓的相位噪声/颤动功用，还可将所需的同步信息从时钟树的第一个器材传递至终究一个器材，一起供给确认性操控。
简介
无线通讯体系从3G到4G和LTE(以及5G，现在正在规范评论阶段)的演进是推进高速数据转化和同步的要害技能要素。在蜂窝基站运用中，多种要素一起效果，提高了数据带宽要求。首要的要素是，订阅数量的添加导致对更为丰厚的多媒体内容的需求，以及关于运用全球蜂窝根底设施的机器间通讯的新运用需求。其成果是，规划人员寻求全新的创新式RF收发器架构，这种架构具有更高的通道数，运用比方有源天线规划、大规模MIMO和高档波束成形等技能。具有很多输入和输出的体系运用多条传输途径，需求很多的ADC和DAC元件。数据转化要求扩展后，采样时钟生成和同步就成了很大的规划应战。在杂乱体系中，所需的时钟信号数量能够轻松从几个添加到上百个，如图1所示。
JESD204B规范界说了串行数据接口，可用来削减宽带数据转化器和其他体系IC之间的数据输入/输出数量。数据I/O数量的下降处理了高速、高位数数据转化器的互连问题。以更少的互连供给宽带数据转化器的才能简化了PCB布局布线，并完成更小的尺度，且不下降全体体系功用。这些改善关于战胜大部分运用中的体系尺度和本钱约束十分重要，包括无线根底设施、便携式仪器仪表、军事运用和医疗超声设备。
图1.带时钟树的数据转化器体系
体系级考虑要素
在含有大型数据转化器阵列的杂乱体系中，处理更大的数据量要求从天线到处理单元具有高SNR(信噪比)。从时钟视点来讲，SNR受限于采样时钟的相位噪声。较差的相位噪声功用会形成颤动并添加EVM(差错矢量起伏)，然后严峻下降SNR，影响体系功用。一般来说，时钟信号质量用颤动来表明，其界说为方针带宽内的相位噪声积分。一般，相位噪声积分限值为几十kHz到几十MHz。可是，宽带噪声相同很重要，由于较高的时钟信号噪底相同会影响体系SNR。较差的采样时钟还或许含有杂散信号内容，会下降SFDR(无杂散动态规模)。终究，考虑到占空比和上升/下降时刻等参数，采样时钟质量不该仅在频率域中界说，还应在时刻域中界说。
这些是采样时钟的根本体系要求。可是，在大型数据转化器阵列中，当不同阵列的时钟之间需求同步时，通道间偏斜就是一个要害要求。这类体系的功用取决于同步数据阵列，因而对不同数据转化器之间的偏斜很灵敏。
功耗也是一个考虑要素。较高的功耗下降了体系功率，使温度升高并添加冷却本钱和引线，且添加了潜在故障率。从商业视点动身，器材数和电路板空间相同是很重要的，应加以操控。
时钟树结构
如前所述，在一个大规模体系中，单个时钟IC一般没有满意的输出来驱动全部分支。时钟树拓扑或许能够战胜这个问题，且能同步多个器材、设备，或多个体系。图2给出了一个时钟树拓扑框图。留意，树形结构的每一级都有推迟成分，由固定部分和不确认部分组成。
这些推迟或许受外界要素的影响，比方电压和温度改变，以及特定器材工艺改变。这种不准确性会叠加，或许导致ADC和DAC无法忍耐的时序误差，而高频时需求对其时钟信号进行同步。现代体系所要求的高作业频率意味着严苛的树立和坚持时刻。尽管固定推迟能够经过其它方面加以补偿，但不确认性推迟却无法在体系中补偿。因而，规划人员的方针就是经过某种方法操控不确认性推迟，最小化乃至彻底消除其影响。
图2.时钟树框图
除这些约束外，树形结构应当是灵敏的，以便依据体系需求添加分支数量，并轻松操控它们。
完成时钟对齐和通道偏斜最小化方针的常见做法是运用确认性——也就是说，重复用于全部器材和全部上电时序。在JESD204B体系中，需求对齐本地多帧时钟(LMFC)，以完成确认性推迟。接口经过子类1 (SYSREF)或子类2 (SYNC)界说调用发送和接纳器材的LMFC复位与对齐。体系中的不确认性推迟使得在1个LFMC周期内完成LMFC的对齐变得更为困难。因而，前文说到的带高精度对齐功用的时钟树结构能够协助体系规划人员满意LMFC对齐要求。
此外，规划人员还需确保在每一个数据转化器输入端观察到相关于器材时钟而言能够承受的SYSREF信号树立和坚持时刻。假如规划中运用了单时钟芯片，则满意树立和坚持时刻要求直接确保了具有恰当的时序裕量，而在根据简略时钟缓冲器的多器材时钟树结构中，操控树立和坚持时刻的难度更大。主张的时钟树结构具有不同层级之间确实定性同步，有助于满意全部层级的悉数SYSREF/器材时钟对树立/坚持时序的要求。这种时钟树结构能够满意同步约束，并在不同层级之间完成每一个数据转化器高速器材时钟的相位对齐。
时钟树规划
图3显现了一个四级时钟树示例，它选用了一个主时钟生成器材(HMC7044)和三级扇出缓冲器(HMC7043)来创立多个同步时钟，用于采样板。
运用一个HMC7044器材作为时钟树的根;它是一个14路输出时钟生成器，颤动衰减支撑JESD204B同步。HMC7043器材——14路输出扇出缓冲器——用于每一级分支。这些器材彻底兼容，它们的编程特性十分类似，因而能够很方便地进行器材匹配以及添加或削减时钟分配级，提高了体系的灵敏性。
在时钟树的每一级，各输出之间或许能够完成同步。在本体系中，HMC7044的输出能够经过SPI指令(或许运用更准确的SYNC脉冲)进行相位对齐。该指令将复位HMC7044的通用SYSREF定时器，它操控全部时钟的输出分频器。全部输出时钟分频器均经过SYSREF定时器指令同步对齐。SYNC指令到SYSREF定时器的推迟，以及敞开和关断时刻之间的推迟十分清晰，并供给输出之间具有确认性推迟的同步。此外，能够编程恣意输出，生成确认数量的脉冲，用作体系中的SYSREF脉冲。
时钟分配器材HMC7043还含有十分类似的SYSREF定时器结构。该器材运用RFSYNC信号来完成对齐。RFSYNC脉冲将发动与HMC7044的SYNC信号相同的进程，而且全部输出都将以高精度同步。相同，输出能够设为脉冲形式，用作SYSREF脉冲。
主张的时钟树结构根本运用SYSREF信号作为HMC7043的下一级RFSYNC信号，一起在每一级的输出端坚持相位对齐。经过细心的架构规划，全部这些时序信号都能够是确认性的，然后具有严厉的偏斜操控。此外，每个器材都包括一个模仿推迟结构，因而输出之间的任何偏斜差异或任何线路长度的不相等都能够在源头进行补偿。
图3.四级时钟树示例
关于RF体系中的杂乱数据转化器阵列而言，或许需求运用不同的频率，由于ADC、DAC、FPGA、本振和混频器或许选用不同频率的时钟信号。HMC7044和HMC7043都集成了分频器，可生成多种频率的信号。别的，HMC7044具有双PLL结构，集成VCO，无需额定元件即可生成高频时钟。
常见通讯体系的额定杂乱性在于，大部分RF前端元件依靠串行接口衔接到发送/接纳模块，要求数据和时钟经过数字处理器或FPGA来嵌入/消除。这个进程一般会发生搅扰基准时钟颤动，要求在较大的RF时钟生成和分配器材中集成颤动衰减才能，比方HMC7044。
用于数据转化器阵列的紧凑型处理计划如图4所示。
图4.四级时钟树的紧凑型处理计划
测验成果
图5显现了全部输出之间的偏斜。黄线和青线信号是脉冲SYSREF信号和第4级输出的接连时钟信号，它们无需额定的推迟调理即可同步。蓝线信号是HMC7044的接连SYSREF信号，它经过模仿推迟功用与第4级输出同步。本例中的总偏斜低于16 ps。
图5.四级输出的时刻域呼应
四级时钟树的相位噪声功用如图6所示。时钟发生器的相位噪声相同以浅蓝色线表明。总相位噪声在高达2 MHz失调规模内无下降。给定每一级的加性噪声(加性颤动)，则噪底功用不可避免地会下降，且在图中的这一部分能够看出噪声添加了6 dB。HMC7044和HMC7043具有相同的输出噪底(约为–154 dBc/Hz)，而且悉数四个器材的噪声下降至–148 dBc/Hz，这关于大多数体系而言依然能够承受。
2457.6 MHz时，12 kHz到20 MHz的积分噪声核算得到52.7 fs颤动rms，相关于HMC7044输出仅下降了数fs rms。在简直全部的实践体系中，这种功用下降是能够忍耐的;可是假如不能承受的话，那么终究级能够用HMC7044来替代(而不是HMC7043)，它能够衰减时钟树自身的全部累积颤动。
图6.四级输出的时刻域呼应
如前所述，在很多运用数据转化器的体系中，功耗是最要害的问题之一。影响这类时钟树功耗的一个重要要素是运用的信号类型。HMC7044和HMC7043的输出信号形式能够经过软件操控独自更改，然后供给了功耗与驱动强度及频率之间的权衡挑选。原则上，低频时能够运用低功耗LVDS，而高频时运用LVPECL和CML能够完成最佳功用。
定论
本文中的评论适用于选用分布式大型数据转化器阵列的各种不同体系，规模触及无线根底设施、军用雷达以及测验与丈量体系。最近5G通讯体系提出的更高频率和带宽调制计划的根底是多RF输入/输出接口的当时趋势，需求更多的数据转化通道。此外，在某些最新的5G架构计划中，相位阵列天线呈现的频率很高，它是下降功耗、提高输出容量的一种途径。
相位阵列技能广泛用于军事通讯体系中，这项技能不只需求很多时钟，还需求对这些时钟进行准确同步。
大型数据转化器阵列的另一个重要运用场景是测验与丈量体系，这类体系要求以高采样速率捕获很多数据、引进的噪声尽或许低，并要求同步处理。这些体系相同需求很多的同步时钟。类似地，在高档医疗成像体系中，数据处理吞吐速率十分高，且要求并行数据收集途径能同步操作。
正如本文所指出的，IC公司正在推出创新和有用的处理计划，以便完成这些高档规划。HMC7044和HMC7043等元件的规划考虑到了体系应战，它们旨在构建高功用和灵敏的时钟树，一起在多级时钟扩展中坚持确认性相位精度。
