1、 在数字和模仿并存的体系中，我看到过有2种处理办法，一个是数字地和模仿地分隔，比方在地层，数字地是独登时一块，模仿地独立一块，单点用铜皮或FB磁珠衔接，而电源不分隔;另一种是模仿电源和数字电源分隔用FB衔接，而地是一致地地。请问这两种办法效果是否相同?
答：应该说从原理上讲是相同的。由于电源和地对高频信号是等效的。区别模仿和数字部分的意图是为了抗搅扰，首要是数字电路对模仿电路的搅扰。可是，切割或许形成信号回流途径不完整，影响数字信号的信号质量，影响体系EMC质量。因而，不管切割哪个平面，要看这样作，信号回流途径是否被增大，回流信号对正常作业信号搅扰有多大。现在也有一些混合规划，不分电源和地，在布局时，依照数字部分、模仿部分分隔布局布线，防止呈现跨区信号。
2、 我的PCB规划中坐落多通道12_bitCCD模仿视频信号采样电路布局区域内的多个模仿多路器与模仿开关的CMOS驱动信号有必要跨过多片ADC下的数字模仿切割，(在不同的方位用几个0欧姆电阻对数字模仿地短接)此刻的信号端接办法：国外样板选用源端120R，负载端选用1个5K电阻对2或4个TTL兼容的COMS负载对地进行端接，这些走线宽6mil,长4inch左右，领近的敷铜层间隔大概在5-8mil之间。这是否与120欧姆源匹配阻抗有收支，而且5K电阻的存在是否还会导致驱动电流的添加，加大数字对模仿部分的搅扰,假如当多个receiver间隔离较远如0.8inch时这个5K电阻的方位该怎么调整，或是需求改动匹配办法。假如上述匹配办法正确，那么应该怎样核算并怎么看待违背规划规矩的跨过切割布线。
答：对跨切割信号，用0欧姆电阻对数字模仿地短接不如信号用平行地线包夹或运用旁路电容更好。源端选用120欧串阻很少见，这个驱动信号是电压驱动的数字信号吗?是不是有功率要求才作这种端接处理?假如实在是电压有用的数字信号，那需求仿真模型仿真来预算匹配的方位和巨细。
3、 现代高速PCB规划中，为了确保信号的完整性，常常需求对器材的输入或输出端进行端接。请问端接的办法有哪些?选用端接的办法是由什么要素决议的?有什么规矩?期望专家对此能给予详细的答复或奉告哪里能够找到处理这些问题的资料。
答：端接(terminal),也称匹配。一般依照匹配方位分有源端匹配和终端匹配。其间源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，办法比较多，有电阻上拉，电阻下拉，戴维南匹配，AC匹配，肖特基二极管匹配。匹配选用办法一般由BUFFER特性，拓普状况，电平品种和判定办法来决议，也要考虑信号占空比，体系功耗等。数字电路最要害的是时序问题，加匹配的意图是改进信号质量，在判定时刻得到能够确认的信号。关于电平有用信号，在确保树立、坚持时刻的前提下，信号质量安稳;对延有用信号，在确保信号延单调性前提下，信号改变延速度满意要求。Mentor ICX产品教材中有关于匹配的一些资料。其他《High Speed Digital design a hand book of blackmagic》有一章专门对terminal的叙述，从电磁波原理上叙述匹配对信号完整性的效果，信任在阅读后，对匹配的了解会愈加透彻。
4、 在当今无线通信设备中，射频部分往往选用小型化的室外单元结构，因而体积结构收到很大约束，因而室外单元的射频部分，中频部分，乃至对室外单元进行监控的低频电路部分往往选用布置在同一PCB上，请问对这样的PCB在原料上有何要求，怎么防止射频，中频乃至低频电路相互之间的搅扰，mentor在这方面有无处理计划。
答：混合电路规划是一个很大的问题。很难有一个完美的处理计划。一般射频电路在体系中都作为一个独立的单板进行布局布线，乃至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板，电路较为简略，所有这些都是为了削减对射频电路散布参数的影响，进步射频体系的一致性。相关于一般的FR4原料，射频电路板倾向与选用高Q值的基材，这种资料的介电常数比较小，传输线散布电容较小，阻抗高，信号传输时延小。在混合电路规划中，尽管射频，数字电路做在同一块PCB上，但一般都分红射频电路区和数字电路区，别离布局布线。之间用接地过孔带和屏蔽盒屏蔽。 Mentor的板级体系规划软件，除了根本的电路规划功用外，还有专门的RF规划模块。在RF原理图规划模块中，供给参数化的器材模型，而且供给和EESOFT等射频电路剖析仿真东西的双向接口;在RF LAYOUT模块中，供给专门用于射频电路布局布线的图画修改功用，也有和EESOFT等射频电路剖析仿真东西的双向接口，关于剖析仿真后的成果能够反标回原理图和PCB。一起，运用Mentor软件的规划办理功用，能够便利的完结规划复用，规划派生，和协同规划。大大加快混合电路规划进程。手机板是典型的混合电路规划，许多大型手机规划制作商都运用Mentor加安杰伦的eesoft作为规划渠道。
5、 怎么更好的防止高频部分或许对体系形成的影响?比方206M的CPU,100M以上的SDRAM等，在布局、布线中怎么处理才干确保50M以上信号的安稳性?
答：高速数字信号布线，要害是减小传输线对信号质量的影响。因而，100M以上的高速信号布局时要求信号走线尽量短。数字电路中，高速信号是用信号上升延时刻来界定的。而且，不同品种的信号(如TTL,GTL,LVTTL)，确保信号质量的办法不相同。
6、 有一个问题讨教，在一块12层PCb板上，有三个电源层2.2v，3.3v,5v，将三个电源各作在一层，没有问题， 地线该怎么处理，是与电源一一对应，仍是运用一个层，其他两个地线层只不过作为结构层罢了。
答：一般说来，三个电源别离做在三层，对信号质量比较好。由于不大或许呈现信号跨平面层切割现象。跨切割是影响信号质量很要害的一个要素，而仿真软件一般都疏忽了它。关于电源层和地层，对高频信号来说都是等效的。在实践中，除了考虑信号质量外，电源平面耦合(运用相邻地平面下降电源平面沟通阻抗)，层叠对称，都是需求考虑的要素。
7、关于全数字信号的PCB，板上有一个80MHz的钟源。除了选用丝网(接地)外，为了确保有满意的驱动才能，还应该选用什么样的电路进行维护。其他假如用独自的时钟信号板，一般选用什么样的接口，来确保时钟信号的传输遭到的影响小。
答：1，什么是丝网(接地)?是不是铺网格铜?2，确保时钟的驱动才能，不应该经过维护完结，一般选用时钟驱动芯片。一般忧虑时钟驱动才能，是由于多个时钟负载形成。选用时钟驱动芯片，将一个时钟信号变成几个，选用点到点的衔接。挑选驱动芯片，除了确保与负载根本匹配，信号沿满意要求(一般时钟为沿有用信号)，在核算体系时序时，要算上时钟在驱动芯片内时延。3，时钟信号越短，传输线效应越小。选用独自的时钟信号板，会添加信号布线长度。而且单板的接地供电也是问题。假如要长间隔传输，主张选用差分信号。LVDS信号能够满意驱动才能要求，不过您的时钟不是太快，没有必要。
8、同一个芯片，有1个2.8V的数字电源输入，还有一个2.8V的模仿电源。能不能经过电感把两者连起来，共用一个LDO。就像数字地和模仿地衔接在一起相同。另：0欧姆的电阻是干什么用的，能不能和电感交换?
答：一般状况下是能够共用LDO的，经典的是pi滤波(不是用电感直接相连);但假如芯片自身对数字、模仿电源的隔离度要求很高，致使PI滤波不能满意要求的话则别离由不同的LDO供电。0ohm电阻一般用于冗余或可选规划，相似跳线器的效果，假如不考虑寄生的话是没有电感的，不能起到滤波效果，因而不能和电感交换。
9、我想知道业界在模数混合信号的规划验证方面流程。据我了解，规划验证在规划流程中具有无足轻重的效果，直接会影响到芯片终究的胜败。规划验证分为不同的等级，如体系级验证、电路模块级验证、模数混合仿真和终究的物理验证或许后仿真。规划验证工程师怎么能够确保体系验证与终究的地图级验证的一致性?之所以这样问是由于，不同的笼统等级仿真时支付的时刻价值是不相同的，能够说距离是巨大的，体系级笼统等级比较高，体系仿真能够在很短的时刻内完结，可是到了地图级的验证，简直没有办法做整个芯片的后仿真。而假如不做整个芯片的后仿真，就无法有用的确保体系仿真与终究芯片完结之间的一致性。我不知道业界比较盛行的做法是怎样的。我想知道的是一种脱离运用东西的通用流程。
答：这是一个非常好的问题,很专业。如你所说,不同的笼统等级仿真时支付的时刻价值是不相同的,有一个乃至几个数量级的时刻差异是很正常的。由于跟着数据量的添加,验证的核算量是指数添加的。 那么到了芯片后仿真时,特别是针对全芯片时,寄生RC参数的数据量会比本来的器材和结点数量添加许多, 这时候的核算量就多得惊人,即便有很好的硬件设备作支撑,一次验证跑上几个月乃至更久都是很常见的. 这时候,为了处理这个问题,一般的作法是这样的： 1、用fast-spice等级的仿真器替代spice等级的仿真器,即以献身一点精度换来更大的容量和速度;2、让Digital的模块成为真实的Digital. 前期的数模混合全体验证时,由于验证东西的局限性,往往是把数字电路的gate-level也当成transistor-level来跑。这样的优点是流程简略,东西单一.可是缺陷也很明显.加大了核算量,而且把更多的核算量放在到不是很需求的数字电路部分。(由于数模混合电路往往是数字部分比模仿部分多)即便能够调低一些数字电路部分的精度,那也是很大的资源糟蹋。现在的趋势是在提取地图时,数字部分仍然是提成gate-level,运用真实的数模混合信号仿真器来进行仿真。 3、把模仿部分笼统成高等级的AMS.这个对验证功率的提高极大。其实许多IP也是运用AMS来进行全体验证的。
10、我想用模仿电路来解一个4阶微分方程用于实时操控，这样速度比较快。详细便是把MCU核算出的待积分信号经过D/A引进模仿积分器，积分的成果在经过A/D回送入MCU进行操控，不知这样是否可行，首要考虑精度和搅扰方面。假如可行您能否引荐一款积分芯片，仍是我自己搭积分电路?假如把整个体系包含加法器，乘法器都规划成模仿芯片是不是可行，有什么要注意的?
答：看起来好象是可行的.或许你能够用MATLAB先试试计划.由于我不了解详细细节,所以没办法向你引荐详细的做法。你能够到网上搜搜看有没有契合你详细要求的积分芯片,假如有的话,仍是用现成的吧,自己搭电路太麻烦了，而且不能确保功能。一般来说会以为加法器乘法器用数字电路来完结,假如要整合在一起做一个混合芯片也算是常见。提示一下,这些作业不太或许由一个人独立完结.假如想验证体系可行性,能够考虑先用AMS跑跑仿真吧。
