因为开关电源的开关特性，简单使得开关电源发生极大的电磁兼容方面的搅扰，作为一个电源工程师、电磁兼容工程师，或则一个 PCB layout 工程师有必要了解电磁兼容问题的原因现已处理办法，特别是 layout 工程师，需求了解怎么避免脏点的扩展，本文首要介绍了电源 PCB 规划的要害。
layout与PCB的29个基本关系
1、几个基本原理：任何导线都是有阻抗的;电流总是主动挑选阻抗最小的途径;辐射强度和电流、频率、回路面积有关;共模搅扰和大 dv/dt 信号对地互容有关;下降 EMI 和增强抗搅扰才能的原理是相似的。
2、布局要按电源、模仿、高速数字及各功能块进行分区。
3、尽量减小大 di/dt 回路面积，减小大 dv/dt 信号线长度(或面积，宽度也不宜太宽，走线面积增大使分布电容增大，一般的做法是：走线的宽度尽量大，但要去掉剩余的部分)，并尽量走直线，下降其隐含围住区域，以减小辐射。
4、理性串扰首要由大 di/dt 环路(环形天线)，感应强度和互感成正比，所以减小和这些信号的互感(首要途径是减小环路面积、增大间隔)比较要害;容性串扰首要由大 dv/dt 信号发生，感应强度和互容成正比，一切减小和这些信号的互容(首要途径是减小耦合有用面积、增大间隔，互容随间隔的增大下降较快)比较要害。
5、尽量运用环路抵消的准则来布线，进一步下降大 di/dt 回路的面积，如图 1 所示(相似双绞线利
用环路抵消原理进步抗搅扰才能，增大传输间隔)：
图 1 ，环路抵消( boost 电路的续流环)
6、下降环路面积不只下降了辐射，一起还下降了环路电感，使电路功能更佳。
7、下降环路面积要求咱们准确规划各走线的回流途径。
8、当多个 PCB 经过接插件进行衔接时，也需求考虑使环路面积到达最小，尤其是大 di/dt 信号、高频信号或灵敏信号。最好一个信号线对应一条地线，两条线尽量挨近，必要时能够用双绞线进行衔接(双绞线每一圈的长度对应于噪声半波长的整数倍)。假如我们翻开电脑机箱，就能够看到主板到前面板 USB 接口便是用双绞线进行衔接，可见双绞线衔接关于抗搅扰和下降辐射的重要性。
9、关于数据排线，尽量在排线中多组织一些地线，并使这些地线均匀分布在排线中，这样能够有用下降环路面积。
10、有些板间衔接线虽然是低频信号，但因为这些低频信号中含有许多的高频噪声(经过传导和辐射)，假如没有处理好，也很简单将这些噪声辐射出去。
11、布线时首要考虑大电流走线和简单发生辐射的走线。
12、开关电源一般有 4 个电流环：输入、输出、开关、续流，(如图 2 )。其间输入、输出两个电流环简直为直流，简直不发生 emi ，但简单受搅扰;开关、续流两个电流环有较大的 di/dt ，需求留意。
图 2 ， Buck 电路的电流环
13、mos ( igbt )管的栅极驱动电路一般也含有较大的 di/dt 。
14、在大电流、高频高压回路内部不要放置小信号回路，如操控、模仿电路，以避免遭到搅扰。
15、减小易受搅扰(灵敏)信号回路面积和走线长度，以减小搅扰。
16、小信号走线远离大 dv/dt 信号线(比方开关管的 C 极或 D 极，缓冲 (snubber) 和钳位网络)，以下降耦合，可在中心铺地(或电源，总归是常电位信号)进一步下降耦合，铺地和地平面要杰出触摸。小信号走线一起也要尽量远离大 di/dt 的信号线，避免理性串扰。小信号走线最好不要走到大 dv/dt 信号的下方。小信号走线反面假如能够铺地(同性质地)，也能下降耦合到的噪声信号。
17、比较好的做法是，在这些大 dv/dt 、 di/dt 信号走线(包含开关器材的 C/D 极、开关管散热器)的周围和反面铺地，将上下两层铺地用过孔衔接，并将此地用低阻抗走线接到公共接地点(一般为开关管的 E/S 极，或取样电阻)。这样能够减小辐射 EMI 。要留意，小信号地必定不能接到此屏蔽地上，否则会引进较大搅扰。大 dv/dt 走线一般会经过互容将搅扰耦合到散热器及邻近的地，最好将开关管散热器接到屏蔽地上，选用表贴开关器材也会下降互容，然后下降耦合。
18、易发生搅扰的走线最好不要运用过孔，它会经过过孔搅扰过孔所穿过的一切层。
19、屏蔽能够下降辐射 EMI ，但因为增大了对地的电容，会使传导 EMI (共模，或非本征差模)有所增大，不过只需屏蔽层接地妥当，不会增大许多。实践规划中可权衡考虑。
20、要避免共阻抗搅扰，选用一点接地，电源从一点引出。
21、开关电源一般有三种田：输入电源大电流地、输出电源大电流地、小信号操控地，地的衔接办法见如下示意图：
22、接地时首要应先判别地的性质，再进行衔接。采样及差错扩大的地一般应当接到输出电容的负极，采样信号一般应从输出电容的正极取出，小信号操控地和驱动地一般要别离接到开关管的 E/S 极或取样电阻上，避免共阻抗搅扰。一般 %&&&&&% 的操控地和驱动地不独自引出，此刻取样电阻到上述地的引线阻抗有必要尽量小，最大程度减小共阻抗搅扰，进步电流采样的精度。
23输出电压采样网络最好挨近差错扩大器，而不是挨近输出端，这是因为低阻抗信号比高阻抗信号更不简单遭到搅扰，采样走线对要尽量彼此挨近以减小拾取到的噪声。
24、布局留意电感要远离，并彼此笔直，以减小互感，尤其是储能电感和滤波电感。
25、布局留意高频电容和低频电容并联运用时，高频%&&&&&%挨近运用者。
26、低频搅扰一般为差模( 1M 以下)，高频搅扰一般为共模，一般经过辐射耦合。
27、假如高频信号被耦合到输入引线，很简单构成 EMI (共模)，可在输入引线挨近电源处套一个磁环，假如 EMI 下降就标明存在此问题。处理此问题的办法是，下降耦合或下降电路的 EMI 。假如高频噪声没有被过滤洁净而传导到输入引线，也会构成 EMI (差模)，此刻套磁环不能处理问题，在输入引线挨近电源处串两个高频电感(对称)，假如 EMI 下降就标明存在此问题。处理此问题的办法是改进滤波，或选用缓冲、钳位等手法减小高频噪声的发生。
28、差模和共模电流的丈量：
29、EMI 滤波器要尽量挨近进线，进线的走线要尽量短，尽量减小 EMI 滤波器前后级的耦合。进线最好用机壳地进行屏蔽(办法如上所述)。输出 EMI 滤波器也要作相似处理。尽量摆开进线和高 dv/dt 信号走线的间隔，在布局上要加以考虑。
