所谓SiP便是System in Package。咱们看到下图是手机内部结构，有个很显着的趋势，里边大部分的器材都是SiP。全体来看的话，SiP是一个十分干流的技能方向。从数字、模仿、MEMS到Sensor，各种器材都用到了SiP技能。
下面这张图是Apple watch，也是一个典型的SiP使用。它是一个全体系的SiP(System in Package)。从Cross-section S1 SiP这张图能够看到AP和AP之上的DDR，还有一系列的数字和模仿电路，以及光学/重力加速度等器材。
职业界的人都知道，在%&&&&&%有个摩尔定律，它大约讲的是在大约18个月的时刻里，相同的面积上，晶体管数量添加一倍，可是价格只要之前的一半。摩尔定律支配了整个半导体职业几十年，可是从现在的趋势来看，摩尔定律现已走到了止境。应该说在28nm今后，摩尔定律就现已“逝世”了。由于从现在来看，尽管晶体管数目添加了一倍，可是价格并没有削减到一半。所以咱们看到一个显着的趋势，摩尔定律想继续继续下去的两个方向便是SoC(System-on-chip)和SiP(System-in-Package)。所以有人提出More Moore，也便是逾越摩尔定律的概念。
逾越摩尔定律的一个办法便是把各种不同的IP集成到一个芯片中去，即SoC。现在最新的技能现已进化到10nm，而短期内能够量产的工艺有望开展到7nm。其间比较特别的一点便是胡正明博士(FinFET和FDSOI的发明人)则以为能够开展到1nm。可是其成果将导致资料体系的彻底改动，需求用到硫化钼来做到1nm。时刻和本钱的操控仍很困难，该技能也需求适当长的一段时刻才会老练。所以相对来说，能逾越摩尔定律并把密度、本钱不断连续下去的快捷和抢手的方向应当是SiP，也便是体系级封装。
体系及封装是现在业界十分期许的方向，如台积电的董事长张忠谋确定SiP先进封装是连续摩尔定律的一个重要方向，所以晶圆代工厂的龙头企业台积电现已收买了封装企业，并在2016年开端给苹果做封装，坚决的走向了研制SiP的方向。
前面讲的是一个大的趋势和结构，下面咱们整理一下SiP的一些基本概念和界说。
SiP是System-in-Package的缩写，能够以为是一个全体系或子体系。如苹果体系则是一个全体系，包含了AP、存储类、sensor到电源等。而一些子体系，只完结部分功用的体系，也称为SiP。所以一般情况下，SiP的界说是把Die和一些元器材，如电阻、%&&&&&%、电感、滤波、天线、微机电体系乃至光学器材集成起来，称之为SiP。这些器材能够经过SMT\埋入\集成在Substrate上等集成办法完结SiP封装。
SiP和SoP的体系杂乱度和本钱之间的联系
SiP的体系杂乱程度以及它的上市时刻和本钱之间是一个线性添加的联系，而SoC的上市时刻和本钱跟着体系的杂乱程度会出现一个指数级的上升。别的一方面每一版SoC都会花费极端昂扬的时刻和本钱，一旦研制失利，则将会接受巨大的丢失。相反，SiP的NRE投入和上市周期则要低得多，一般来说一款SiP的上市时刻仅需3个月。所以相同杂乱程度的SoC的本钱和风险峻远高于SiP。当然，关于出货量极大的产品，如几千万到上亿颗的出货量，从长时间来看SoC的本钱更低，条件是在投片成功今后。
SiP的特点是周期短上市快。不过，假如产品商场可继续好几年的话，从长时间来看，SiP未必比SoC廉价。可是现在商场个性化、碎片化严峻，并非一个芯片就能满意一切需求，所以SiP得到了更多使用。另一方面，SiP有着SoC无法比拟的优势，比方SiP能集成CMOS工艺，集成砷化镓，集成光学器材，集成无源器材，能把化合物半导体和硅晶圆，乃至微机电体系集成在一起，这是SoC无法完结的。
典型的SiP产品示意图
上图为典型的SiP示意图，其间体系内部的器材是经过SMT互连，中心芯片经过wire bond办法互连的，左面芯片经过Flip Chip的办法进行互连。而SiP和PCB之间则经过Substrate衔接。现在的SiP还有许多新的互连办法，比方TSV、Fanout、埋入基板或埋入芯片等办法。
接下来这张图是一个Intel Core i5的微处理器，也是一个典型的SiP。我去Inter工厂观赏时看到Inter的AP现已悉数选用SiP。有把CPU和GPU集成在一起的，也有把CPU、GPU和DDR集成在一起的，其间还包含许多无源器材。
Intel Core i5微处理器
那么为什么Inter一切的AP和CPU都做成SiP呢?是由于SiP如有下列优势：
①SiP技能具有能够得到更小的尺度;
②SiP技能具有更高的灵活性;
③SiP技能可更快的推向商场;
④SiP技能可将各种半导体工艺集成;
⑤SiP技能具有更低的NRE费用。如16nm的mask费用估计在500万美金，而选用SiP技能则只需求40~50万人民币;
⑥SiP技能具有具有更好的技能参数;
⑦SiP技能具有具有更多的附加值;
⑧SiP技能能够更好的维护知识产权。SiP将多个芯片和器材塑封在一个封装尺度内，从物理结构方面将很难被破解。
接下来介绍SiP的分类和结构：
传统的SiP(Traditional System in Packages)
TI TPS 84620 Power Module:MCM-QFN Package
上图为一款传统的SiP(Traditional System in Packages)—-依据结构的传统的MCM。而依据基板类的SiP封装则或许包含且不限于ARM的CPU、串行的Flash和射频线圈等组成。传统的基板类SiP封装除了并排放置芯片还有叠芯的办法，咱们称之为Stacked Die Package，这种封装可经过wire bond的办法将芯片互连，然后大幅度减小互连引线的长度，提高了电功能，一起减小了封装面积。
混合式SiP(Hybrid System in Packages)
混合式SiP业界一般界说为一种Wire bond加Flip Chip混合封装的办法。典型的使用是将功用为AP的FC芯片和功用为LP DDR3或LP DDR4的WB芯片混合封装，这样将本来应当在PCB端处理的杂乱互连，直接在封装体系中完结，使得封装的集成度更高， IO 数目添加，SI功能也更为优异。一起，该类封装可将不同的调配办法完结于同一款封装规划中，完结产品的差异化。现在除苹果公司最新的AP产品选用的是Fanout工艺外，其他AP产品仍选用Package on Package的办法出货。
PoPb(Package on Package bottom)典型封装工艺流程为Flip Chip→Underfill→基板top面植球→塑封→激光开孔→不和植球。该工艺完结了底层封装的制作，上层封装则会依据不同公司的工艺才能，以特别工艺加工完结。
先进SiP封装(Advanced System in Package)，也可称为中道SiP(Middle-end SiP)
这类SiP的典型使用为Fingerprint Sensor、Embedded SiP和2.5D&3D的TSV封装，详细封装办法包含Wafer-level Molding、Panel-level Embedded Package、TSV Formation、Trench/Cavity Formation、Bumping、RDL Formation、TSV Plating、Wafer-level Bumping等。
MEMS SiP的一个典型使用为ST Microelectronics’ accelerometer，这款封装是将一个sensor芯片和ASIC controller经过塑封的办法集成在MEMS SiP封装中。
MEMS SiP的另一个典型使用为Fingerprint Sensor。华天的Fingerprint Sensor SiP产品使用两头Trench的专利工艺将Sensor芯片和其下的AS%&&&&&%芯片及周围的器材等经过塑封或Open Molding的办法封装，完结了指纹模组的集成。
值得一提的是，华天科技现已量产或完结小批量验证阶段的MEMS SiP产品使用涵盖了硅麦(Microphone)、重力传感器(G-sensor)、磁传感器(Magnetic sensor)、加速度计(Accelerometer)、压力传感器(Pressure Sensor)、陀螺仪(Gyroscopes)等。而且华天科技的TSV+Flip Chip SiP封装选用under cover glass结构工艺，现在已成功使用在华为Mate 9Pro、Posche Design等产品上。
在2.5D &3D Packages方面，华天使用TSV办法将FPGA和Memory集成在一起，完结Altera的产品使用;而且美光和三星等公司也在高端服务器大将DDR经过TSV整合在一起完结典型3D封装。
埋入式SiP(Embedded SiP)
华天的Embedded Si Wafer Fanout Technology专利工艺，是将两颗Die埋入硅晶圆的蚀刻槽内，再经过RDL办法的办法完结封装。该工艺的长处包含：
①产品的低翘曲(Low warpage);
②高密度布线(High density routing);
③更好的可靠性(Better reliability);
④更简略的工艺流程(Simple Process);
⑤更好的热功能(Better thermal performance);
⑥本钱更低(Low cost);
⑦更大的芯片尺度(Large die SiP);
⑧更小的封装尺度(Small form factor)。
华天研制的另一款SiP产品，2.5D的interposer Package Test。则是经过TSV的办法将较小的pitch经过转接板转接到较大的pitch上，其间TSV孔直径为20um，高度为120um，达到了1：6的份额。于此一起华天在研制3D Package产品的过程中，使用TSV和TSV集成的办法完结了极富挑战性的3D TSV Processor。
典型SiP的使用范畴
Smart Phone(TSV+FC)、CPU+Memory、RF Module、Wearable Devices、Power Module
SiP趋势总结
1990年是传统SiP的全国，2000年进入混合SiP的年代，直到2010年开端晶圆级工艺与传统的FC和Wire bond工艺结合，完结了先进SiP封装的高速开展。将wire bond、FC、wire bond+FC、WL Package、TSV、Trench、Embedded和Fanout等多种工艺结合是SiP的开展的趋势。OSAT厂，也便是传统含义的封装厂现已不仅仅做后道工艺，而像台积电这样的晶圆厂也不仅仅局限于前道工艺，两者都在逐渐进入中道工艺的范畴。
封装规划和多物理域协同规划仿真剖析
要想把各种不同的工艺集成在一起，把各种无机资料和有机资料结合在一起，完结高可靠性，则有必要做到热、电、力、流体等多物理域协同规划仿真剖析。工程师在每个项目的规划阶段，都需求很清楚的知道各种封装资料的资料特点和结构特性，需求充沛考虑到规划和仿真，否则将无法完结成功的SiP封装。因而多物理域协同规划仿真剖析是SiP工艺不可或缺的办法和东西，一起需求堆集封装资料特性数据库，以及实测反应和很多经历的堆集。
