电路板规划是一项要害而又耗时的使命，呈现任何问题都需求工程师逐一网络逐一元件地查看整个规划。能够说电路板规划要求的细心程度不亚于芯片规划。下面咱们一起来讨论在PCB规划时怎么削减过错并进步功率？
典型的电路板规划流程由以下进程组成：
前面三个进程花的时刻最多，由于原理图查看是一个手艺进程。想像一个具有1000条乃至更多连线的SoC电路板。人工查看每一根连线是冗长庸俗的一项使命。事实上，查看每根连线几乎是不或许的，因而会导致终究电路板出问题，比方过错的连线、悬浮节点等。
原理图捕获阶段一般会面对以下几类问题：
● 下划线过错：比方APLLVDD和APLL_VDD
● 大小写问题：比方VDDE和vdde
● 拼写过错
● 信号短路问题
● ……还有许多
为了防止这些过错，应该有种办法能够在几秒的时刻内查看完整个原理图。这个办法能够用原理图仿真来完成，而原理图仿真在现在的电路板规划流程中还很少见到。经过原理图仿真能够在要求的节点查询终究输出成果，因而它能主动查看一切衔接问题。
下面经过一个项目实例进行解说。考虑电路板的一个典型框图：
图1 考虑电路板的一个典型框图
在杂乱的电路板规划中，连线数量或许到达数千条，而极少量的更改很或许糟蹋许多时刻去查看。
原理图仿真不仅能节约规划时刻，而且能进步电路板质量，而且进步整个流程的功率。
一个典型的待测设备(DUT)具有以下一些信号：
图2 典型的待测设备(DUT)具有的一些信号
待测设备在经过某些预调整后会有各式各样的信号，而且有各种模块，如稳压器、运放等，用于信号调整。考虑经过稳压器得到的一个供电信号比如：
稳压器得到的一个供电信号比如
图3：样例电路板的原理图。
为了验证衔接联系并履行全体查看，使用了原理图仿真。原理图仿真由原理图创立、测验渠道创立和仿真组成。
在测验渠道创立进程中，将有鼓励信号给到必要的输入端，然后在感兴趣的信号点查询输出成果。
能够经过将探针衔接到待查询节点完成上述进程。节点电压和波形能够指示原理图有没有过错。一切信号衔接都会得到主动查看。
图4：原理图测验渠道和各个节点的仿真值。
让咱们看一下上面这张图的一个部分，其间勘探的节点和电压清晰可见：
因而在仿真的协助下，咱们能够直接查询成果，承认电路板原理图是否正确。别的，经过细心调理鼓励信号或元件值还能够完成规划更改的查询。因而原理图仿真能够节约电路板规划和查看人员的很多时刻，而且添加规划正确性的时机。来历：电子技术规划。
