本文深入细致地剖析了DSP操控体系的信号完好性问题，从PCB规划和软件规划两方面，提出电磁兼容性规划的计划。在教育进程中添加该实例的解说， 使得笼统的电磁兼容理论具体化。这样，学生的知识面得到扩展，对电磁兼容理论的了解会愈加透彻，电磁兼容性规划的才能也会相应进步。
电磁兼容EMC是电子、电气设备或体系的一种重要技能功能。所谓电磁兼容性是指设备或体系能在所在的电磁环境中正常作业，一起又不对该环境中的其他任何事物构成搅扰的才能。
根据DSP的操控体系是一个高速杂乱的数模混合体系，在工业进程中会遭到各种搅扰，使得体系不能正常运转。一起，DSP体系又不行避免地向外辐射电磁波，对周围的电子设备发生搅扰。因而，按捺体系的电磁搅扰，进步体系电磁兼容性，成为规划DSP操控体系有必要考虑的要素［1］。笔者在教育中发现，学生对EMC的了解不行透彻，对EMC规划了解太少。本文旨在经过对DSP操控体系中EMC规划实例的剖析，加深学生对电磁兼容技能的了解。
1 电磁兼容技能
电磁兼容首要包含两方面内容：电磁搅扰EMI和电磁耐受性EMS，如图1所示。从图1能够看出，电磁兼容问题首要从传导和辐射两方面进行剖析。电子体系电磁兼容规划的方针便是找到一种性价比最优的方法，来下降受试设备［2］EUT对外发射的电磁搅扰强度，并进步受试设备本身的电磁搅扰耐受性。
图1 电磁兼容基本内容
无论是杂乱的体系仍是简略的电子元件，任何一个电磁搅扰的发生都有必要具有三要素［3］：电磁搅扰源、传达途径和灵敏设备。其传达途径包含无线辐射、有线传导及地线耦合，如图2所示。
图2 电磁搅扰三要素
上图给出三要素之间的联系，电磁搅扰源发生的电磁搅扰，在必定条件下，经过必定的传达途径抵达灵敏设备，然后对灵敏设备发生搅扰。
为剖析和规划电子体系或设备的电磁兼容性，有必要辨明这三要素。杂乱的体系中搅扰源和灵敏设备间并没有显着的界限，很可能一起存在多个搅扰源。搅扰的传达也会存在许多途径，既有传导耦合，也有辐射耦合。
2 高速电子体系的信号完好性
信号完好性是指传输的信号质量及信号守时的准确性，即在要求的时刻内信号完好地从始端传输到终端。信号完好性缺失不是由单一元素引起的，而是体系中的多个要素一起决议的。
在高速数字体系中，导线已不只是单纯的导体，而是一条具有散布参数的传输线。高速数字体系的信号互连较杂乱，布线密度大。体系中各导体间的串扰、多电源间的搅扰、D/A间的搅扰等都成为影响信号完好性的要素。
3 DSP操控体系的电磁兼容性规划
典型的DSP操控体系如图3所示。该体系由DSP芯片（包含DSP操控中心、DSP片内外设ADC模块和I/O模块等）、同DSP片内外设I/O模块相连的驱动模块、信号收集模块以及被操控目标组成。
图3 典型DSP操控体系
3.1 DSP操控体系的电磁搅扰剖析
DSP操控体系的电磁搅扰信号会经过多种途径进入体系，既能够以场的方式从空间耦合到体系，也能够沿各种线路侵入体系。
DSP操控体系的作业频率较高，使得体系的中各散布电容和散布电感对体系的影响不行忽视。外界以及体系内部间的信号能够经过导体间的散布电容和散布电感耦合到其他回路，耦合原理如图4和图5所示。
图4 电容耦合原理
图5 电感耦合原理
图4所示导体1和导体2能够别离标明印刷电路板的时钟线和数据线，两导体对地都有散布电容C1g和C2g，两导体之间有散布电容C。散布电容C
把两导体连接在一个电路中，使得流经两导体的信号发生串扰。
假定图示的等效电路中，搅扰源电压为Ui，则其耦合到导体回路2中的电压为
（1）
式中，X是Ui的角频率;R是导体2的电阻值。
若R很小，且满意
则
（2）
上式标明，在导体2低阻时，电容耦合搅扰只与两导体间的耦合电容C有关，在搅扰源电压和频率稳定的情况下，咱们能够经过导体的适宜接地、屏蔽或阻隔来减小C然后减小耦合电压U2。
若R很大，且满意 ，则有
（3）
上式标明在导体2高阻时，电容耦合搅扰不只与导体间耦合电容C有关，还与导体2对地的容C2g有关。
图5标明回路1中有交变电流I1流过期，发生的交变磁通经过回路2发生感应电动势，对回路2发生电磁搅扰。
图中搅扰源I1在负载阻抗Z1和Z2上发生的搅扰电压别离为
式中，M为互感系数，S为回路2的回路面积，B为角频率为X的正弦磁通密度有用值，H为磁通与回路2的夹角。
由式（4）和式（5）可知，减小B、S和cosH能够减小电感耦合搅扰。
别的，体系内部的数字电源和模仿电源引起的电磁搅扰也十分严峻。因为电源内阻的存在，搅扰信号都会经过电源内阻或地耦合电阻构成互扰，即所谓的公共阻抗搅扰［5］，如图6所示。
图6 公共阻抗耦合
从图6可知，电路1和电路2的电流流经公共阻抗Z时，在其上发生的压降会使两个电路相互发生耦合，然后恶化体系的电磁兼容性。
3.2 DSP操控体系抗搅扰规划
3.2.1合理规划PCB板减小体系串扰
串扰会跟着印刷电路板导线布局密度的添加越趋严峻，在PCB规划中要尽量做到以下几点，以此减小串扰的影响。
（1）为避免外界搅扰经过图3所示的信号收集模块进入体系，可选用某些器材对信号进行阻隔。
（2）为减小如图4所示的两相邻导体间的互电容C，可在导体间加接地屏蔽通路，在PCB相邻层上的布线要相互笔直，以避免层间的%&&&&&%耦合。
（3）为改进电感耦合搅扰，要尽量减小PCB中元件的物理尺度、并行信号线的长度和信号线到地的参阅距离距离，或增大信号线距离。
（4）电路元件要远离I/O接口及易受搅扰的区域，做到灵敏器材（如模仿器材）、强搅扰元件（如功率器材）和数字器材合理分隔;让电源线和地线独自引出，在电源供应处聚集到一点。必要时，加滤波器以阻隔不同区域的噪声。
（5）PCB布线时模仿电源引脚VCCA和VSSA要差异于数字电源引脚。选用单点接地，引脚的引线尽量短。
3.2.2 软件规划减小DSP体系搅扰
因为搅扰的存在，DSP操控体系程序可能会跳转到某些不知道区域，导致程序跳转错位。实践使用中，咱们能够采纳以下办法来进步体系的电磁兼容性。
（1）在软件的一切模块设置看门狗，一旦软件跳转会主动发生复位。
（2）关于输入的开关信号进行延时防抖动，并辅之硬件低通滤波。
（3）A/D转化选用数字滤波，以避免突发性搅扰。如选用均匀法和比较均匀法等。
（4）使用特有的外设操控字，设置合理的信号边缘有用效果检测时刻。
