一颗高性能芯片在戋戋数百平方毫米的硅片上蚀刻数十亿晶体管，晶体管间的距离只要几十纳米，需求通过几百道不同工艺加工，并且全部都是依据精细化操作，制作上凝聚了全人类的才智，是当今世界上最先进的工艺、出产技能、顶级机械的集中体现。
咱们知道，芯片的规划制作要通过一个十分杂乱的进程，可大体分为三个阶段：前端规划（逻辑代码规划）、后端规划（布线进程）、投片出产（制芯、测验与封装）。如图所示：
从图中能够看出，前端规划包含需求剖析、逻辑规划与归纳，输出门级网表；后端规划对原有的逻辑、时钟、测验等进行优化，输出终究地图；投片出产是在特定电路布线方法与芯片工艺条件下将电路逻辑“画”到硅片上的进程。
一颗高性能芯片在戋戋数百平方毫米的硅片上蚀刻数十亿晶体管，晶体管间的距离只要几十纳米，需求通过几百道不同工艺加工，并且全部都是依据精细化操作，制作上凝聚了全人类的才智，是当今世界上最先进的工艺、出产技能、顶级机械的集中体现。在如此杂乱和纤细的芯片内部，除了完结所声称的功用之外，在额定的电路中构建一个后门，使得能够承受外部操控，一般的验证检测手法一般不能找出任何问题，一般用户也很难发觉芯片上后门的操作行为。
在芯片规划阶段，对任何的代码或地图的改动都是十分简单的，在芯片规划阶段植入后门已层出不穷、广为人知，可是，在制作出产阶段，相同也或许被有意植入后门，而这一点则往往被人们所疏忽。
据报道，2016年6月，在DARPA和国家科学基金会支持下，美国密歇根大学初次在开源OR 1200处理器制作中植入模仿歹意电路（即硬件木马），可进行长途操控和施行进犯。如下图所示，该硬件木马比传统数字电路构成的硬件木马小2个数量级，结构细巧，难以检测，易于完成，损害极大。该案例再次证明了芯片潜在安全危险来历从规划阶段延伸至制作阶段，给芯片安全带来新的应战。
应依据使用需求合理挑选工艺制程
近年来，跟着技能的不断进步，芯片工艺水平也得到逐步提高，较小的工艺制程能够在相同巨细的硅片上包容更多数量的芯片，能够添加芯片的运算功率；也使得芯片功耗更小。
可是，芯片尺寸的缩小也有其物理约束，摩尔定律正在逐步失效，当咱们将晶体管缩小到 20nm左右时，就会遇到量子物理中的问题，晶体管存在漏电现象，抵消缩小芯片尺寸取得的效益；别的，有必要选用更高精度的机器进行芯片的掩膜蚀刻，会带来制作本钱高、良品率下降等问题。
由此可见，芯片的工艺制程并不是越小越好，在咱们推动中心芯片自主化研发进程中，绝不能一味寻求高端工艺和高性能，而是依据使用需求挑选国内老练制作工艺，做到力所能及、够用就好。
怎么完成真实含义的自主可控
卢锡城院士指出，自主可控至少应包含三个方面的寓意：一是信息系统的软件在规划和制作阶段不会被对手刺进歹意功用，导致潜藏的不安全危险；二是不管平常、战时都能按需供给相应软硬件产品，供给保证不受制于人；三是把握中心技能，软硬件产品能习惯技能进步或需求改变自主开展。
多年来实践经验告知咱们，中心芯片的国产化是一项长时间艰苦的作业，无任何捷径可走，依托买来的技能只会让咱们的信息系统成为“房子盖在沙堆上”，只会让信息系统的开展永久被他人“牵着鼻子走”。唯有把中心技能和自主知识产权牢牢把握在自己手里，坚持芯片规划、流片、出产全进程国产化，才干做到信息安全不受制于人，工业开展不受制于人，也才会有真实含义上的自主可控。
