您的位置 首页 FPGA

用FPGA完成TETRA数字集群通讯体系语音信道编码中的交错器

交织技术能很好地纠正信息传输过程中出现的突发性错误。在数字信息传输系统中得到了广泛应用。本文将在讨论信息产业部重点支持发展的TETRA数字集群通信系统语音信道编码结构和流程的基础上,重点研究交织技术在

交错技能能很好地纠正信息传输进程中呈现的突发性过错。在数字信息传输体系中得到了广泛运用。本文将在评论信息产业部要点支撑开展的TETRA数字集群通讯体系语音信道编码结构和流程的根底上,要点研讨交错技能在其语音信道编码中的运用及用FPGA完结该交错器的办法。

1 语音信道编码流程

TETRA数字集群体系中,语音信号数字化处理再通过ACELP算法[1]编码后得到低速率的语音数据流,该语音数据流分为三类,分别为:每帧(30 ms)0类为51比特、1类为56比特、2类为30比特。

在这三类中,2类是最要害的。2类比特用CRC码和卷积码来维护,1类比特只用卷积码来维护,而0类比特是没有维护的。依据TETRA数字集群规范,将2个接连的30 ms(准确为29.97 ms)语音信息组兼并。第一步把0类、1类和2类比特组组成一个群,发生一个代表60 ms话音的274比特的单组。2类比特通过一个CRC码发生8比特校验码,并加到2类子组的尾部。卷积码既适用于1类比特,又适用于2类比特。4比特的尾部加到从头设置的编码器状况上。这儿选用一种经济的缩短码以3/2速率用于1类比特,以18/8速率用于2类比特、奇偶校验比特和尾部。

然后,所组成的330比特与无维护的0类比特从头兼并,构成一个432比特组。最终对构成的432比特组进行时隙内的比特交错[2],构成新的数据比特流,最终将该数据比特流与体系其他信息比特流复用,通过调制后送入无线信道。

在信道编码中选用交错技能,将接连的突发过错涣散,使其转换为随机过错,然后进步整个通讯体系的可靠性。下面将首要研讨语音信道编码中怎么运用交错技能。

2 交错器作业原理

数字通讯中常用的交错器按交错目标分可分为字节交错和比特交错。这儿以比特交错为例介绍一下交错器的作业原理。

假定有3个要传输的(5,3)码块B1,B2,B3为:
 

不选用交错技能在信道上传输的数据比特流为: 
 
改换后即交错处理后在信道上传输的数据比特流为: 
  
假定不选用交错技能接纳端收到数据为(“×”表明传输进程中犯错的数据):a2a1a0P1P0b2b1×××c2c1c0 R1R0。由于传输的是(5,3)码块,这样每个码块中呈现一位过错能够纠正,故对码块b2 b1×××接连突发呈现的三位过错就无法进行纠正了。假如选用交错编码后再传输数据,接纳端收到数据应为:a2b2c2a1 b1c1 a0×××Q1R1 P0 Q0 R0。接纳端再对数据进行序列改换得:a2 a1a0×P0b2 b1×Q1Q0c2c1×R1 R0。这样接连突发呈现的三位过错就涣散到3个码块中,均可得到纠正。

一般来说,假如有r个(n,k)码,排成r×n矩阵,按列交错后存储或传送,读出或接纳时康复本来的摆放,若(n,k)码能纠t个过错,那么交错后就可纠rt个过错[3]。对纠正信道传输进程中呈现的突发过错作用显着。TETRA语音信道编码中运用这种比特交错器。

3 用FPGA完结交错器的办法

TETRA数字集群体系语音信道编码对语音比特流进行交错编码时,以CRC和FEC编码后一个时隙内432比特的语音数据流为处理单位,分红18行,每行24比特,进行比特交错编码。

依据Altera公司FLEX系列器材的内部结构特色,能够运用EAB资源,用存储器完结TETRA数字集群语音信道编码中的交错器。这种办法完结起来比较简单,能够用现有的逻辑器材LPM-RAM-DP来完结。

考虑到语音实时传输进程延时要尽或许小,在此选用双口RAM,以确保能对存储器的缓冲区一起读写,减小延时。由于24×18=432<1 024,故容量用1kB即可,图1为完结该交错器的原理框图。交错器实际作业时,先将一个时隙内(60 ms)的432比特语音数据流按地址从0~431悉数写入左RAM,432比特的数据悉数送达左RAM后,用分频器发生操控信号使左RAM由写状况转换为读状况,能够从中读出交错处理后的数据。一起右RAM状况变为写,下一时隙的432比特数据写入右RAM,432比特的数据悉数送达右RAM后,用分频器发生操控信号使右RAM由写状况转换为读状况,一起左RAM变成写状况,顺次重复循环完结交错编码。

这种完结交错编码的办法是将输入的数据直接存入存储器,存储的次序由地址确认。然后再将这些数据依照必定的次序读出来,次序也是由地址确认。因而做一个适宜的地址发生器便能满意交错编码的要求,运用Altara的开发工具QUARTUS能够完结对该交错器的仿真。图2为运用QUARTUSII完结该交错器的电路原理图。

这是根据FLEX10K的EPF10K30EFC256-1器材完结的交错器,在QUARTUSII修改器中,在lpmrom0存储器中存储满意交错编码的数据地址改换程序,仿真后编码推迟远小于60 ms(一个时隙),满意TETRA数字集群体系语音信道编码中交错编码的要求。

4 结 语

跟着通讯技能的开展,我国现有的模仿集群通讯体系必将被数字集群通讯体系所替代。本文针对信息产业部要点支撑开展的TETRA数字集群通讯体系,具体介绍了该体系语音信道编码结构和流程,剖析了信道编码中选用的交错技能,针对语音通讯的特色,具体介绍了用FPGA完结TETRA数字集群通讯体系语音信道编码中的交错器的办法。为进一步研讨TERTA数字集群通讯体系和信道编码打下了杰出的根底。

参考文献

[1]傅寅飞,刘亚康,朱学勇.全数字集群体系(TETRA)声码器的仿真与完结[J].移动通
[2]苏闽,张乃通,谭学治,等.交错编码在TETRA数字集群体系语音事务信道中的功能研讨[J].移动通讯,2002,(5):39-42.
[3]林福宗.多媒体技能根底[M].北京:清华大学出版社,2000.
(修改:chiying)

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/fangan/fpga/192275.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部