跟着FPGA功用和容量的改善，运用FPGA履行DSP功用的做法变得越来越遍及。
许多情况下，可在同一运用中一起运用处理器和FPGA，选用协处理架构，让FPGA履行预处理或后处理操作，以加速处理速度。
传统上，许多的运用规划运用专门的数字信号处理(DSP)芯片或专用规范产品(ASSP)并经过信号处理算法来处理数字信息，滤波、视频处理、编码与解码、以及音频处理等仅仅是许多选用 DSP 的运用中的一部分罢了。
现在，跟着FPGA功用和容量的改善，以及能够在大多数DSP运用中看到的通用算术运算的功率的进步，运用FPGA履行DSP功用的做法变得越来越遍及。
在许多情况下，同一运用中一起运用处理器和FPGA，选用协处理架构，让FPGA履行预处理或后处理操作，以加速处理速度。
显现此种趋势的运用之一是多普勒丈量体系，它能够丈量固体或液体在各种环境中活动的速度。
从管道中活动的油，到人的心脏中活动的血液，相对于曾经的办法，依据多普勒丈量原理的非侵入式丈量办法能够极大地下降危险，削减本钱和进步精度。
一般来说，这些体系都是选用 DSP技能，将FPGA和如TI公司供给的固定功用DSP器材之类结合起来运用。
多普勒丈量体系
多普勒丈量体系运用多普勒效应丈量运动方针(固体、液体或气体)的速度。最著名的运用大概要算雷达枪了，交通巡警运用它检测超速轿车。
在丈量除轿车速度之外的其他物体的运动(例如心脏中血液的活动)时，需求进行多种丈量，来确认更为杂乱的活动的细节。办法之一是运用电子束集合技能。 
在这种技能中，将运用许多探测器(许多小雷达枪)丈量从发射源回来的频率。这些探测器沿抛物线散布(如图1 所示)，因而从焦点回来的信号将会一起抵达每个探测器。将这些信号组合起来，并对明显速度的细小动摇进行少数处理，就能够确认坐落焦点处的物体的速度。假如能够移动探测器来对整个重视区域进行扫描，那么这种办法效果会相当好，可是假如没有这样的条件，则能够选用别的一种技能，它能够取得相同的成果。经过刺进必定的可编程的推迟，改动各个探测器的输入组合的时刻，能够将焦点改动到重视区域中的简直任何方位。例如，参加必定的固定额定推迟能够使焦点远移，而改动推迟来缩短探测器一侧的传达途径则会使焦点向该侧移动。 
图 2 显现了怎么运用可调推迟发生抛物线形效果。可调推迟功用在富含寄存器的FPGA中极易完结，并可能成为从传统DSP中剥离作为协处理器功用的一种功用。
体系完结示例
图 3 显现了一种体系完结示例的框图。坐落图中部的FPGA担任发生发射器运用的输出信号。该完结选用Xilinx直接数字频率归纳器IP核，可方便地发生各种波形。能够依据丈量方针的不同轻松改动探测器丈量回来信号的模仿值，发生馈送到FPGA的数字值。FPGA对输入信号履行部分开端滤波运算，来调整探测器的方位。然后FPGA向每个探测器数据流中刺进必定可编程推迟，以完结电子束集合功用。数据流被组合起来，一个数字滤波器担任确认信号的频率重量。这样就得到了确认焦点速度所必需的多普勒读数。 
在FPGA的内部有一个MicroBlaze软核，操控着丈量进程，然后完结高层次的功用，如扫描、初始化、测验，以及确诊等。
DSP读取和存储FPGA履行操作的成果。一旦完结一系列扫描，处理器就能够构建出一幅针对扫描区域的数字图画。能够为不同的速度分配不同的色彩(依照线性、对数或任何其他份额)，并将数字图画转化成视频图画，在图形终端上实时显现或记录下来留下今后回放。运用许多能够得到的软件或东西包中的一个，还能够在处理器中轻松完结到JPEG或其他视频格式的转化， 还能够选用其他体系切割进行试验。假如实时视频处理和存储占用了处理器过多带宽，能够将算法的一部分(比方扫描数据的预处理)放在FPGA中来履行。
丈量进程的另一个重要部分是确认方针的质量。能够经过丈量从焦点回来探测器的能量巨细来完结这一功用。回来的能量越多，则方针越大(一般来说)。当丈量的方针具有固定连贯性时(如在管道中活动的油或其他液体)，这种丈量效果特别好，但当体系中存在各种不同质量或反射时，丈量就很困难了。
明显，对被测体系多些了解能够为丈量进程供给一些头绪。经过存储与回来信号的起伏相对应的数字值，能够为FPGA协处理器添加能量丈量功用。该值也是经过了FPGA的推迟。
作为挑选，JPEG处理能够作为一项独立的功用经过FPGA来履行，然后使处理器留出更多时刻进行数据预处理器。有许多选项可供挑选，但供给一种能够快速完结不同切割的易用渠道才是至为重要的。
相似的以协处理为本的运用能够从硬件开发渠道的运用中取得优点。运用硬件渠道能够让您轻松试验各种体系和算法切割–将一些功用在FPGA 中完结，而另一些功用放在DSP中。DSP运用程序一般很难用软件进行仿真，因而快速创立硬件/固件/软件渠道的才能能够极大地缩短开发时刻。运用赛灵思东西套件中的协仿真东西，经过The MathWorks Simulink和方针硬件进行开发，是一种能够大大缩短规划时刻的技巧。
Avnet DSP协处理器规划套件
Avnet DSP协处理规划套件是针对以DSP为导向、一起需求运用FPGA和DSP的广泛运用开发而规划的。套件配有两块主电路板。Virtex-4评价板(如图4所示)配有 Xilinx Virtex-4 SX-FF668 FPGA、渠道闪速装备PROM、扩展连接器、Cypress CY7C68013 USB2.0 操控器、国家半导体的DP83847 10/100 以太网端口、128×64 OSRAM 图形显现器、8MB闪存、32MB DDR SDRAM 以及各种用户开关和LED。第二块电路板是 TI DSP 适配器模块(如图5所示)，用于在Virtex-4 电路板和各种 TI DSP评价板之间起接口效果。能够从 Avnet公司购买TI电路板，完结开发渠道的构建。
套件还包含一些规划示例和用户文档，以便新的DSP规划?r更简单上手。赛灵思网站上供给了多个赛灵思运用阐明和参阅规划，有些运用了可从 DSP System Generator 东西取得的赛灵思IP核，以协助用户上手。
本文小结
对广泛的DSP运用而言，一起运用FPGA和固定功用数字信号处理器的办法是可行的。在许多此类运用中，运用专门为协处理运用而开发的硬件规划套件来开发规划原型也是可行的。Avnet规划服务部供给各种规划套件，可组合运用以创立刚好合适您的规划的硬件渠道。运用依据硬件的开发渠道开端您的规划。
