1 引 言
跟着超深亚微米工艺的开展，IC规划才干与工艺才干极大进步，选用SoC（System on Chip）将微处理器、IP核、存储器及各种接口集成在单一芯片上，已成为现在IC规划及嵌入式体系开展的趋势和干流。为削减规划危险、缩短规划周期、更会集于运用完结，规划者越来越多的选用IP核复用。在此推进下，IP核互连技能及片上总线（On-Chip Bus）得到迅速开展，反过来它们又对IP核的规划、校验、重用及IP核有关标准的拟定也发生了深远的影响。
2 IP核互连战略
就IP核互连的方法而言，首要有同享总线、点对点的衔接及多总线几种方法，带宽、时延、数据吞吐率及功耗通常是几个需首要考虑的要素，但要求与板级的互连已不相同。
同享总线方法是通过不同地址的解码来完结不同主、从部件的互连及总线复用，这对多外设IC体系规划而言，对地址总线的扇出提出了较高的要求，一起过于杂乱的解码逻辑会添加额定的时延。假如数据首要会集在一个主处理器与一个从外设交流数据，则其它的外设在此期间需处于IDEL 或高阻状况，而关于多处理器规划的体系，其他的数据传输不能一起进行，添加了时延及等候。
通过添加总线的宽度、进步总线的时钟、及选用多总线计划能够处理带宽、时延问题。但添加总线的宽度，只要外围设备能在一个时钟周期中能悉数占有这些总线时才有用，不然总线的利用率就不高，而进步总线的时钟也会遭到必定的约束，一起会发生功耗方面的问题。
一个有用的方法便是选用多总线计划。多总线的计划有多种完结方法，按不同速率对总线分段能够削减总线的竞赛而且进步总线利用率；可选用独立的读写总线以进行一起的读写；可供给多个并行的总线，对主、从部件间进行点对点的衔接，以完结一对主、从部件的高速互连；别的还有一些有用的方法，如选用分层总线构架，选用交流矩阵或互连网络，来完结多个主、从部件的一起互连，等等。
多种总线裁定算法能够被选用。选用循环占用总线，完结最为简略；别的选用从部件裁定（Slave-side arbitration）的计划，在从部件需求数据传送时占有总线，有利于进步总线的利用率。关于流水线传送较多的状况，怎么确保读写的流水线履行以削减时延也是总线裁定考虑的一个重要方面。
下面就现在一些互连标准及它们选用的计划作介绍。
3 首要的IP核互连标准
现在有较大影响的IP核互连标准有IBM的CoreConnect 总线、ARM的AMBA(Advanced Microcontroller Bus Architecture)、Silicore Corp的Wishbone、敞开中心协议世界联合（OCP-IP）的OCP (Open Core Protocol)与虚拟插座接口连盟VSIA (Virtual Socket Interface Alliance)的VCI（Virtual Component Interface）、Altera的Avalon 总线， 以及PlamchIP的CoreFrame 、MIPS的EC(tm) Interface， Altera的Atlantic(tm) Interface、IDT的IPBus(tm) (IDT Peripheral Bus) 、Sonics的SiliconBackplane(tm) uNetwork等等，新的互连计划如根据PCI的计划也在活跃开展中，下面就前面几种予以介绍。
3.1 IBM的CoreConnect总线
CoreConnect总线的逻辑结构如下：[2] 
CoreConnect选用了总线分段的方法，供给了三种根本类型总线，即处理器内部总线PLB(Processor Local Bus)、片上外围总线OPB（On-Chip Peripheral Bus）和设备操控总线DCR（Device Control Register）。PLB供给了一个高带宽、低推迟、高功能的处理器内部总线；OPB则用于衔接具有不同的总线宽度及时序要求的外设和内存；DCR用来在CPU通用寄存器与设备操控寄存器之间传输数据传输，以削减PLB的负荷，添加其带宽。
3.2 ARM的AMBA总线（Advanced Microcontroller Bus Architecture）
AMBA总线的逻辑结构如下：[2] 
同CoreConnect类似，AMBA也选用分段多总线体系，界说了三种不同类型的总线：AHB、ASP和APB。AHB用于高功能、高数据吞吐部件，如CPU、DMA、DSP之间的互连，ASP用来作处理器与外设之间的互连，APB则为体系的低速外部设备供给低功耗的简易互连。体系总线和外设总线之间的桥接器供给AHB/ASP部件与APB部件间的拜访署理与缓冲。
3.3 Silicore的Wishbone总线
Wishbone逻辑结构如下：[1] 
Wishbone选用的是主/从的构架，主、从部件通过内连网络进行互连。Wishbone更侧重了界说IP核的接口信号和总线周期标准以完结IP核的重用，而对主从部件互连的内连网络，它仅仅界说了点到点（point-to-point）、数据流（data flow）、同享总线（shared bus）、交叉开关（crossbar switch）四种不同方法，需由用户来灵敏挑选、生成、扩展，用户还可用两条Wishbone总线进行杂乱体系的集成。
3.4 OCP -IP的OCP (Open Core Protocol)与VSIA的VCI（Virtual Component Interface）
OCP 的IP核互连结构图如下：[4] 
OCP是根据界说一套完好通用IP核插座接口标准的互连计划，通过界说IP核与对应接口模块间点到点的接口信号协议，如数据信号、边带信号和测验信号等，来完结IP核的可重用、即插即用、认证及测验，及不同IP核接口的集成，点到点的接口方法简略且可完结数据的高速传输。对衔接各接口模块的片上内连总线方法，OCP未作界说，由用户来扩展。
VSIA同OCP相仿，也通过界说IP核的接口及点对点的方法来完结不同IP核的互连。OCP对接口界说更为完好，而且兼容VSIA,能够以为VSIA是OCP的一个子集。两个VCI通过总线互连的逻辑结构暗示如下：[10] 
3.5 Altera的Avalon总线
Avalon总线是Altera 可编程片上体系SOPC（system-on-a-programmable chip）IP核互连处理计划，SOPC Builder 来完结整个体系模块（包含Avalon）的生成和集成。集成的体系暗示图如下： 
其间Avalon总线模块完结了整个可编程体系片上部件及外设之间互连，包含了操控、数据、地址信号及总线的裁定。Avalon总线模块的一个逻辑示例如下：[3] 
Avalon选用了开关结构及从部件裁定方法供给多对主部件的一起互连，外部件与Avalon时钟同步操作，运用非三态总线，主、从部件间多种带宽互连，支撑数据流传输。Avalon一起对总线信号的守时、主从部件传输的信号作了界说以便于不同IP核的集成。
4 总结
关于SoC集成而言，单一的标准好像难以关于不同的SoC运用及功能要求供给最佳的处理计划。关于IP供给者与集成规划者而言，重视的要点与视点也是不相同的，前者趋向于一个IP 核的接口标准以便于IP核的重用，而后者侧重于集成体系的功能考虑。对运用者而言，还要考虑到专利费用问题。Wishbone、OCP是免费的，CoreConnect、AMBA需通过授权后才干免费运用，Avalon、CoreFrame均需通过授权才可运用。
现在，有关IP核的有关标准尚在拟定与开展中，IP集成互连计划也相同，没有构成一个一致的标准。跟着IP核相关标准的拟定及各种片上体系集成互连计划的运用，互连标准也会进一步的开展。
