1导言
SDH(Synchronous Digital Hierarchy)作为当今世界信息范畴在传输技能方面的开展和运用的热门，其有用地结合了高速大容量光纤传输技能和智能网络技能。不只充沛显现出全球统一规范的接口、光纤通信容量大、高牢靠的自愈才能、低成本、抗干扰才能强、保密性好等长处，并且突现出其复分接简略、电路调度和网络办理办法灵敏、办理信息丰厚等技能优越性。为能与现有的准同步数字体系(PDH)网络兼容，因而对2．048Mb／s的E1信号的支撑就尤为重要。SDH选用规范的一套信息结构等级，其根本信号传输结构等级为同步传输模块STM-1，对应速率是155．52Mb／s。从SDH中解复用出E1信号，是完结PDH在SDH上兼容的要点和难点。
本文触及的作业依据SDH帧结构．归纳运用了并行帧同步码组检测、并行解扰码、段开支处理、指针解说与调整、VC-4抽取处理、TU-12支路抽取处理等技能，用以终究完结从STM-1中抽取TU-12支路的处理进程。
以下详细介绍STM-1/TU-12解复用的规划与完结。笔者以支路净荷处理作为主线，依据STM-1的帧结构确认了详细电路的完结计划。本文的立异之处在于体系地完结了从STM-1到TU-12支路的解复用详细进程，经过并行化处理办法与简化，把若干杂乱模块的规划会集在一个体系中。别的对VC-4和TU-12进行体系化抽取处理和FIFO缓存，旨在下降电路规划和添加处理功率。
2规划思维
依据ITU-TG．707协议引荐，STM-1／E1解复用结构如图1所示。鉴于图中解复用进程，STM-l到TU-12需一次指针处理AU-PTR、若干次解复用操作。对本规划中从VC-4中抽取TU-12的进程．依据需提取的方针TU-12的Number(0-62)号码．直接就可完结VC-4到TU-12的提取进程，无需TUG-3和TUG-2的中心过渡。本体系规划据此进行简化。 
STM-1的帧结构为9行270列的数据块，传输时由左向右，由上至下次序发送。每帧的周期为125微秒。因为TU在VC-4中所占有的列是固定的，因为指针调整的存在，TU在STM-1中所占有的列并不固定。从STM-1中抽取TU-12时应首要完结对VC-4的解复用，然后再对VC-4中抽取其对应的列。别的因为指针的原因，高阶虚容器VC能够有细小的频率和相位差异，因而处理高阶VC需求指针解说。
关于一个完好的STM-1／E1进程：经过光电转化的STM-1信号进入接纳端，再经时钟和数据康复、串／并转化、帧定位、BIP-8校验比较、并行解扰码、BIP-24校验比较．进入段开支处理阶段。尔后经过通道开支处理、指针解说及调整、净荷定位后，定位后的净荷即完结解复用。该进程的原理如图2所示。
段开支处理中，再生段和复用段的误码检测．对应运用BIP-8、BIP-24校验算法。经过AU-4处的指针解说，精确抽取出VC-4，从而终究精确抽取出TU-12。
本规划的完结方针：
(1)将输入的STM-1信号字节串行流中的办理单元AU-4支路净荷，以VC-4的办法输出，并进一步将低阶支路TU-12净荷搬运到相应输出支路单元中。
(2)处理办理单元指针，补偿STM-1帧与高阶虚容器速率间的准同步联系。
(3)检测办理单元指针的指针丢掉(LOS)、告警指示、新数据标识NDF，给出指针作业状况，确认其调整办法。
(4)误码检测B1(再生段层的误码检测)、B2(复用段层的误码检测)、B3(VC4误码功用，通道BIP-8码)。
(5)运用搜捕校核／同步维护的办法(置位同步法)，辨认帧同步状况。
3模块规划
STM-1／TU-12详细完结电路可划分为5个功用模块，按其在解复用中的先后次序加以介绍，其间每个功用模块还可划分为若干子功用模块。
(1)并行帧同步码组检测模块同步码组长度n、校核计数长度α和维护计数长度β是本模块的重要参数。帧同步状况搬运是在校核、失步、同步和维护4个状况中完结，归纳考虑其功用参数，挑选2、4、16作为α、β、n的数值，在此不作胪陈。按照相异度最大准则选取A1 A2字节为帧同步码组，即f628H。帧同步状况搬运图如图3所示。 
串行帧同步码组检测办法，因为其作业在155．52MHz的速度上，同步码组匹配的脉冲宽度只要6．43ns，关于FPGA器材的工艺条件很难到达安稳功用。故而经过8位移位寄存器进行串／并转化，并行办法的脉冲辨认宽度为串行办法的8倍。
时钟单元完结clk信号与8分频后的elk8之间的分频转化。STM-1帧时钟为155．52MHz的clk时钟，其它模块则对应8位并行数据的clk8时钟，其时钟频率为19．44MHz。
并行帧同步比较电路模块经过对输入的并行数据的移位，不断与同步码组以字节为单位匹配比较，直至接连2次辨认到帧同步码组呈现在两帧的同一方位呈现，从而选通帧同步使能信号framehead。该信号作为对帧头的辨认，为STM-1帧的操作供给了同步确保。
(2)并行解扰模块ITU-T G．707／Y．1322主张给出的SDH串行帧同步扰码器,其伪随机序列发生器的生成多项式为因为扰码器从初始状况到恣意时间的状况都可预先确认，这就为加扰宽和扰的并行处理供给了或许。此处的并行扰码／解扰的处理算法经过并行化的处理办法，运用矩阵法对串行的处理算法的状况搬运矩阵取八阶即可[5]。
依据ITU-TG．707主张，经过对STM-1帧中段开支SOH区域榜首行的一切1行x9N列字节不扰码．进行通明传输，STM-1帧中的其他字节有必要扰码后传输。因而，解扰挑选模块完结对SOH首行9字节的不选通，对其他字节则选通。
8路并行解扰模块，完结的是并行解扰码的处理进程，以并行状况搬运矩阵作为该模块的处理算法，该模块只作解扰处理。
解扰输出模块，运用解扰挑选模块的选通和不选通，针对选通字节的运用并行解扰处理后的数据作为输出，不选通字节运用原始数据。不选通的数据在整个进程中都是以无须扰码及解扰的原始状况存在。该模块完结了对并行数据的扰码剥离，输出实在数据。
(3)指针解说＆康复模块本体系只触及对指针AU-4处理，坐落STM-1帧的第4行1～9列，用于指示VC-4的首字节J1在净负荷中的详细方位，以便接纳端能够据此正确别离出VC-4。
依据ITU协议，H1、H2字节对应STM-1帧中办理单元指针AU-PTR的榜首和第四个字节。读取H1、H2模块，用于读取出寄存在H1和H2中的2字节的数值。H1 H2的前四比特位为新数据标志NDF，第三、四比特位是SS比特，后十个比特位寄存指针值。
指针解说模块完结对指针值的读取解说。依据H1和H2字节的数值，判别NDF的状况是正常态、无效态、净负荷新数据态，给出指针值、NDF状况使能、CI、AIS使能，若指针有用给出有用使能信号并输出其值。指针FSM模块针关于指针解说模块的输出状况，相应依据指针有限状况机的状况搬运图，转化范围在正常状况、指针丢掉状况、全1指示状况三者之间．并得到指针值、正负指针调整状况用来从AU-4中精确认位并精确提取出VC-4。
(4)VC-4抽取解复用模块VC-4在STM-1中抽取处理，其主要部分是一个FIFO(又称先入先出存储器)，是进行跨时钟域数据传输的重要器材。该模块分为VC-4写模块、VC-4读模块和FIFO(VC-4)三部分。
VC-4写模块，依托指针值提取出STM-1中的VC-4部分。依据指针解说和康复模块的输出信号(指针值、指针正调整使能、指针负调整使能)，挑选正调整和负调整方位相应字节使能，选中一切VC-4的信息字节，写入到FIFO中。
VC-4读模块，依据体系中时钟频率，核算得到读出数据的对应时钟。在无任何调整状况下，STM-1是9行270列的结构中，每行中VC-4占有的是270列中的10～270列，每一行都是如此。因而核算9／270=1／30．式中270代表总的列数，9代表9列的段开支部分．即得到每30次周期中就有1次的段开支处理。运用模30计数器，运用帧同步信号的标识，每30次中只要1次不选通且需扣除。
FIFO(VC-4)选用的是带溢出、接近溢出、半满、接近空白、空白检测状况符号的FIFO，确保体系的运转无误。体系并行数据宽度为8位，故FIFO的数据带宽也应为8。设置仓库的高度为16字节。溢出、接近溢出、半满、接近空白、空白检测的位数相应为16、14、8、2、0。VC-4写模块的输出VC4Write是FIFO的写入信号，VC-4读模块的输出VC4Read是FIFO的读出信号。VC-4写模块的输出信号J1作为FTFO开端作业的发动信号，鉴于VC-4的首字节为J1，此处的J1用以辨认VC-4开始方位。经过对写入数据缓存处理．确保以读出数据速率输出得到VC-4信息。
(5)TU-12支路抽取解复用模块该模块的结构与VC-4抽取解复用模块结构彻底相似。TU-12支路抽取解复用模块分为TU-12写模块、TU-12读模块、FI-FO(TU-12)三部分。TU-12Delay模块经过推迟处理，完结数据流与操控信号的对齐。
TU-12写模块依托J1辨认出VC-4信息的到来．其间J1和VC4Write信号作为其输入。因为VC-4中包括63路TU-12支路。若需输出某一路TU-12支路，那么对这63路的别离抽取就要凭借其编号TU12Num。TU12Num用于直接选中方针TU-12支路，完结对其的精确抽取。该模块用于把VC-4中的某一TU-12支路的抽取处理，并把得到的方针TU-12送到FIFO(TU-12)模块的写输入端，一起还给出通道BIP-8码B3字节(VC-4在STM-1中传输的误码功用)。
依据STM-1帧结构，对某一固定的TU-12而言，它固定地占有经处理后的VC-4净荷区的四列．且其在VC-4中列号是差值为63的等差序列。
TU-12读模块的规划需求凭借频率的核算．依据输人的STM-1的时钟频率，换算得到TU-12的时钟频率。核算4／270=1／67．5=2／135，其原理同上，即选用模135计数器，对应读取计数方位67和134来完结135的二分频。
此处的FIFO(TU-12)同上面的彻底一致，体系并行数据宽度为8位，故FIFO数据带宽也应为8。设置仓库的高度为4字节。溢出、接近溢出、半满、接近空白、空白检测的位数相应为4、3、2、1、0。TU12Write和TUl2Read作为写、读输入，终究输出TU一12支路信号信息净荷，且能够指定输出63路中的任一路TU-12净荷。
总归，上述五大模块中，并行帧同步码组检测模块、指针解说＆康复模块中还别离触及帧同步状况搬运、指针解说状况搬运的有限状况机器FSM，对应一切或许状况的搬运，因而本规划统筹了状况接连性以确保都是接连事情。
除了以上五大模块外，还有针对段开支的处理．以B1和B2字节的误码校验作为要点。再生段层BIP-8码的取出及校核、复用段层BIP-24的取出及校核，还别离对应相关模块。复用段开支中的B2字节需求扣除再生段RSOH悉数比特。因而还需扣除处理模块。BIP-8(B1)和BIP-24(B2)，别离对应解扰前、解扰后的数据进行BIP算法，两者排列并行解扰模块的一前一后。
4编译及仿真成果
笔者运用可归纳的硬件描绘言语Verilog HDL，完结了对STM-1／TU-12的解复用体系的规划，在Synop-sys公司VCS渠道和．Mentor Graphics公司ModelSim渠道上完结了功用仿真，并在Quartus Ⅱ渠道上完结动态时序仿真。图4给出了功用仿真图，从解扰后的STM-1信号中解复用出VC-4净荷信号，能够看出处理进程中的恰当推迟。
由图5可看出，关于每TU-12支路信号都固定占有每STM-1帧中固定的四列状况，输出的四列信号一起组成一路TU-12，本仿真挑选输出的仅为序号为32的TU-12支路状况，若挑选其它支路只需改动TUl2Num的输入值即可。 
5结束语
本文剖析了STM-1／VC-4解复用进程的详细完结办法。提出了全体规划计划并完结了详细的电路规划。本规划计划详细到每模块端口，并经过仿真成果验证了计划的可行性和有用性。规划运用ALTERA公司的Cyclone系列FPGA EP1C6T144C8器材验证经过。
