1 导言
跟着集成电路技能的开展，现场可编程门阵列FPGA(Field Programmable Gate Array)器材的运用越来越广泛，其测验技能也得到了广泛注重和研讨。FPGA的测验可分为面向制作的测验进程(MTP)和面向运用的测验进程(ATP)两类。MTP首要是从制作商的视点来测验，测验本钱首要体现在测验向量集长度所决议的测验时刻的费用上。MTP首要针对可编程逻辑块(CLB)、输入输出单元(10B)、可编程连线(PI)及编程用的SRAM等进行测验。ATP是在运用级上的测验，也便是把FPGA装备为特定的功用进行测验，具有很强的针对性，测验进程相对简略。国内的研讨大多会集在MTP，且首要用于自主建立的测验体系，可移植性差。本研讨依据J750测验体系用Xilinx 4010为研讨目标，运用两种简略的电路，即可完结对LUT、进位逻辑、D触发器的测验，而且修正便利，可移植性好，为FPGA的通用测验供给了一种办法切实可行的有用办法。
2可编程逻辑资源测验
2．1 可编程逻辑资源(CLB)
可编程逻辑功用块完结FPGA中的逻辑功用，是FPGA的首要部件，Xilinx 4010 CLB的根本逻辑结构如图1所示。从图中能够看出，CLB首要是由两个查找表(LUT)，一个进位逻辑，两个D触发器及一些多路挑选开关组成。 
2．2单个CLB逻辑资源的掩盖
因为CLB能完结的逻辑功用较多，通过对CLB的一次编程来彻底掩盖其功用是不可能的，但尽头每一种逻辑来验证CLB的功用也是不可能的，因而咱们依据CLB的逻辑结构规划几种测验装备，能够掩盖CLB的大部分功用。关于4010来说，CLB的测验需掩盖F函数G函数的RAM形式、LUT形式、进位逻辑功用及D触发器，至于多路挑选器，将其制造在这几个形式里即可。因而，完结对CLB的测验．将CLB别离装备成RAM形式和计数器形式，可根本掩盖CLB的逻辑资源，如图2、图3所示。其间红线为装备后的电路，绿线为没有装备到的部分。 
从图2能够看出，将CLB装备成RAM形式，完结了F函数、G函数的RAM功用(因为ROM形式包括在RAM形式中，因而不必再独自测验ROM形式)，掩盖了除进位逻辑和D触发器外的其他逻辑单元。
从图3能够看出，将CLB装备成计数器形式，完结了F函数和G函数的LUT功用，掩盖进位逻辑和D触发器。
综上所述，用这两种电路，能够掩盖CLB中除多路挑选器外的一切逻辑资源，根本掩盖CLB的输入输出。因而，用这两种电路能够完结对CLB的测验。
2．3 CIB阵列的测验装备
因为FPGA中CLB都是规矩摆放的，4010为20*20个CLB。为了进步测验功率，削减对CLB的编程次数，需求合理装备CLB。因为IOB资源的约束，不可能一次掩盖一切的CLB单元，需求进行屡次装备，直至测完一切的CLB。因为每一次测验CLB的数目受限于CLB的装备和IOB的数目，因而CLB测验的要点就会集在CLB的装备，即怎么合理装备CLB电路，到达既能掩盖电路的大部分功用，又削减了编程次数。这儿，通过将FPGA装备成总线缓冲器，一次即可掩盖390个CLB，如图4所示。从下图能够看出，只需2次装备即可完结CLB阵列RAM功用的测验，第2次装备时，在第一次装备的基础上手艺修正布局后主动布线即可。图中黄方块即为装备到的CLB模块，白块为没有装备到的CLB模块。
将FPGA装备成计数器，其测验速度取决于计数器的位数，位数越高，占用的CLB资源越多，装备次数就会越少，但测验时刻会呈指数增加，因而，需求在测验时刻和计数器位数上进行合理挑选。通过核算，咱们挑选用22位计数器来装备CLB阵列，其布局布线后的成果如图5所示。从该图能够看出，这种装备办法只是占用16个CLB，25个IOB，为了进步测验速度．能够将n个计数器放置在一个FPGA中，进行并行测验，这样测验速度能够进步n倍。图5所示的便是4个22位计数器装备在一个FPGA中布局布线后的成果。
依照图5所示，共需求10次装备就可完结对CLB进位逻辑、D触发器及LUT功用的测验。在测验时只要给完好的测验码，毛病掩盖率即可到达98％以上。 
3依据ATE的FPGA测验
现在测验FPGA一般有两种手法：一种是自主研发测验体系，功用应包括装备FPGA、加载测验向量、读取测验呼应等。该办法往往出资大，耗时长，测验精度难以确保，而且研发出来的测验渠道可移植性差，只能用于研讨和验证。另一种手法是用ATE来测验FPGA，先对]FPGA进行装备，然后对装备成的电路进行测验。这样能够在同一个操作流程中完结FPGA芯片的屡次装备一测验进程，削减操作环节，进步FPGA芯片的测验功率，能够完结FPGA芯片的产业化测验。现在商用ATE的功用不断进步，本文以Teradyne运用最为广泛的J750为测验渠道，该机测验管脚数可达1024个，测验向量的存储空间大，测验频率能够到达100MHz，彻底能够满意市场上大都FPGA的测验要求。要快速有用的开发FPGA的测验程序，就要处理的难题是怎么使用ATE对FPGA进行装备，将FPGA的装备文件转化成测验体系可履行的测验向量。
3．1 FPGA的装备进程
FPGA的装备是加载规划规则的编程数据到一个或多个器材的运转进程，以界说器材内部功用块和其互连的功用。Xilinx 4010器材的加电装备进程有四个首要的进程：铲除装备存储器、初始化、装备和发动。用ATE对FPGA进行在线装备首要选用从串形式，其装备进程的时序要求如下：芯片供电安稳后，进入装备前的预备状况，INIT端口输出低电平，时刻为Tpor；INIT管脚变高再通过Tlcck后，能够对芯片进行装备，对CCLK和DIN管脚供给装备时钟和装备数据信号，装备时钟周期为TcclK，装备数据在CCIK的下降到来时给出。当一切装备数据被FPGA成功承受而且装备正确后，芯片开端进入Stan-uP进程，输出管脚DONE由低变为高，还应为CCLK供给至少六个周期的时钟信号，并对DIN供给高电平信号。Start-up进程完毕后，不需再对CCLK和DIN供给信号，芯片的装备进程
完结。
3．2生成对FPGA进行装备的测验向量
由FPGA的规划开发工具生成的被测FPGA器材的装备文件为位流文件。位流文件的数据由开始码和程序数据组成。开始码包括开始序列位和被装备器材需求的装备数据位数的长度计数，程序数据包括被装备器材的装备信息。从装备文件中提取装备信息，并进行数据转化，就得到DIN管脚的装备数据信号。依据FPGA装备要求，设置FPGA的CCIK、INIT、DONE等操控管脚的逻辑状况。依据FPGA器材的装备进程对各管脚的时序要求，设置各个管脚的时序信息，得到装备进程的测验向量。这样FPGA的装备进程就能够作为一项功用测验由ATE履行。
3．3测验装备完结的电路
完结装备进程的FPGA芯片具有必定的功用，其测验办法与其他数字%&&&&&%的测验办法相似，能够进行直流参数测验和功用测验。在J750上测验FPGA时，把装备也作为一个测验项，能够完结FP-GA的高速在线装备。装备完结后，对装备好的电路施加测验向量，完结测验进程。
4定论
本文以Xilinx 4010为例，用两种电路完结了对CLB的测验，并在Teradyne商用ATE上成功完结快速有用的装备一测验。该测验办法和装备测验进程可移植性好、通用性强，关于完结FPGA的产业化测验具有重要的含义。
