5.7 束缚及装备工程
规划好工程文件后，首要要进行工程的束缚。束缚首要包含器材挑选、管脚分配及时序束缚等。时序束缚归于较为高档的运用，经过时序束缚能够使工程规划文件的归纳愈加优化。下面临这几种束缚方法进行介绍。
5.7.1 器材挑选
挑选“Assignments”菜单中的“Device”选项，如图5.29所示。
图5.29 挑选器材
在翻开的器材设置对话框中，选用cyclone系列ep1c12Q240c8（或ep1c6Q240c8）类型FPGA，速度等级为8，如图5.30所示。
图5.30 器材挑选设置对话框
除了挑选器材的类型外，还要留意要挑选“Device Pin Options…”选项，翻开器材装备对话框。在“General”选项卡中设置装备的方法（AS形式或JTAG形式），并挑选装备器材，如EPCS4，如图5.31所示。
在“Unused Pins”选项卡中能够设置未运用管脚的作业状况，如设置成输入三态，如图5.32所示。
图5.31 设置装备形式 图5.32 未运用管脚设置
5.7.2 管脚分配
挑选器材后，就能够为规划文件进行管脚分配了。挑选“Assignments”菜单中的“Pins”选项，翻开管脚分配器，如图5.33所示。
图5.33 管脚分配器
现已编译过的一切输入输出信号都会主动显现在分配列表中，无需手动增加。依照用户的规划需求进行管脚界说，然后再编译整个工程文件，即可进行下载。
5.7.3 时序束缚
分配管脚后，在履行彻底编译（Full Compilation）之前，能够运用“Assignments Editor”和“Settings”菜单的“Timing Requirements Options”对体系信号的时序特性进行设置，也能够运用“Timing wizard”导游来设置时序束缚条件。
设置时需束缚后，经过彻底编译，Timing Analyzer即可对规划主动进行时序剖析。也能够在彻底编译期间进行时序剖析，或在初始编译后独自进行时序剖析。然后运用陈述窗口、时序迫临布局图和list_path_tcl指令检查时序成果。
时序束缚要求答应为整个工程、特定规划实体或单个实体、节点引脚等设置所需的速度功能。假如未指定时序束缚条件，Timing Analyzer将运用默许设置运转剖析。
一般的时序束缚包含最大频率、树立时刻、坚持时刻、时钟至输出延时、引脚至引脚延时以及最低时序要求等。还能够对多个时钟域、途径切开选项和默许外部延时等进行设置。下面是几种常见束缚的界说。
· fmax（最大频率）：在不违背内部树立时刻（tsu）和坚持时刻（th）要求下能够到达的最大时钟频率。
· tsu（时钟树立时刻）：在触发寄存器计时的时钟信号现已在时钟引脚建立之前，经由数据输入或使能端输入而进入寄存器的数据必须在输入引脚处呈现的时刻长度。
· th（时钟坚持时刻）：在触发寄存器时钟信号现已在时钟引脚建立之后，经由数据输入或使能端输入而进入寄存器的数据必须在输入引脚处坚持的时刻长度。
· tco（时钟至输出延时）：时钟信号在触发寄存器的输入引脚上产生转化之后，再由寄存器馈送信号的输出引脚上获得的有用输出所需的时刻。
· tpd（引脚至引脚延时）：指定可接受的最少的引脚至引脚延时，引脚处信号经过组合逻辑进行传输并呈现在外部输出引脚上所需的时刻。
运转时序剖析或许完好编译之后，在“Processing”菜单中挑选“Compilation Report”选项，在弹出的陈述栏中挑选“Timing Analyzer”即可产看剖析成果。
5.7.4 装备工程
下面来介绍最常用的两种FPGA装备形式。
1．JTAG形式
JTAG形式直接将逻辑下载至FPGA。这种形式下载速度快，但掉电即失，合适进行电路调试时运用，下载文件类型为sof文件。
首要承认电缆已衔接到主机与FPGA试验渠道的JTAG插座上，挑选“Tools”菜单的Programmer下载器，如图5.34所示。
图5.34 挑选下载器
翻开如图5.35所示的下载器后，经过“Hardware Setup”按钮挑选下载电缆（如USB、LPT、ByteBlasterII等）。然后挑选JTAG下载形式，并把“Program/Configure”勾上，即可进行下载。
图5.35 下载器对话框
2．AS（Active Serial）形式
AS形式将逻辑下载至装备芯片上（如EPCS4）。这种形式下载速度相对较慢，但掉电不失，合适调试完毕后固化最终版别逻辑时运用，下载文件类型为pof文件。
首要承认电缆已衔接至AS插座上。挑选“Tools”菜单的Programmer下载器，相同挑选电缆后，选用AS下载方法，再将“Program/Configure”勾上，即可下载，如图5.36所示。
图5.36 AS下载形式
