布景
可编程逻辑器件的规划办法阅历了布尔等式，原理图输入，硬件描言语这样一个发展过程。跟着规划的日益杂乱和可编程逻辑器件规划的不断扩大，人们不停地寻求愈加笼统的行为级规划办法，以便在尽可能短时刻内完结自己的规划构思。
现状与问题
今日，在电子规划范畴形成了这样一种分工：软件和硬件，相应工程师也被分红软件工程师和硬件工程师。关于杂乱算法的完结，人们一般先树立体系模型，依据经历剖析使命，然后将一部分作业划给软件工程师，将另一部分作业交给硬件工程师。硬件工程师为了完结杂乱的功用，运用硬件描绘言语规划高速履行的芯片，而这种规划是赋有挑战性和花费时刻的，需求必定的硬件工程技巧。
关于软件工程师，这些相同的功用只需简略地运用C言语整合到整个体系的程序代码中就能够了。可是传统的处理器是次序履行的，而且他们履行的高速核算有必要依赖于高速时钟，这样就约束了处理器的才能。一起，软件完结算法存在一个指令履行周期的问题——软件永久也不能到达硬件履行的速度。
当然，很少有嵌入式运用是彻底运用可编程逻辑器件来完结的。串行化的步进式算法最好是由CPU或DSP用软件来完结。（参看文章：DSP+FPGA实时处理体系） 最佳的硬件加速功用大多是由并行履行的功用来完结，其物理办法一般是将硬件协处理器（FPGA) 与CPU严密的结合在一起，CPU与FPGA的严密结合能够供给软硬件的最佳衔接办法。 在这种结构中，CPU一般运转体系运用方面的程序，实时很强的使命放到FPGA硬件上，这样能够减轻处理器的负荷，然后取得更大的带宽。这样咱们能够经过把算法移植到硬件上来战胜规划瓶颈。可是这时咱们又将面对一个问题：规划者有必要运用杂乱的硬件描绘言语编写FPGA代码，而这些功用原本是用简略C言语在处理器或DSP中完结的。人们期望能够找到一种办法，在更高的层次下规划更杂乱，更高速的体系，并期望将软件规划和硬件规划统一到一个平台下。
解决计划
C/C++言语是软件工程师在开发商业软件时的规范言语，也是运用最为广泛的高档言语，人们很早就开端测验在C言语的基础上规划下一代硬件描绘言语。
许多公司现已提出了不少计划，现在有两种相对老练的硬件C言语：systemC和Handle-C，它们相应的开发体系为：CoCentric System Stadio和Celoxica DK1。这两种言语都是在C/C＋＋的基础上依据硬件规划的需求加以改进和扩大，用户能够在它们的开发环境修改代码，调用库文件，乃至能够引入HDL程序，并进行仿真，终究生成网表文件，放到FPGA中履行。软件算法工程师不需求特别的培训，运用他们了解的C言语就能够直接进行硬件开发，减轻了硬件开发的瓶颈和压力。跟着算法描绘笼统层次的进步，运用这种C言语规划体系的优势将愈加显着。
现在有许多硬件描绘言语的人才，也有更多的资深的C言语编程者，他们能够运用这种东西，能够轻松地转到FPGA规划上。 曩昔因为太杂乱而不能用硬件描绘言语表明的算法以及因为处理器运转速度太慢而不能处理的算法，现在都能够运用C言语在大规划FPGA硬件上得以完结。规划者能够运用C言语快速而简练的构建功用函数，经过规范库和函数调用技能，规划者还能在很短的时刻里创立更巨大，更杂乱和更高速的体系。
问题与展望
正好像硬件描绘言语与原理图输入的联系，或是高档言语和汇编言语的联系，笼统的规划办法会削减咱们的规划时刻，但也会增加对硬件资源的需求，C言语也不破例。 现在直接运用C言语规划硬件体系的准确性和可靠性还在进一步的研讨和发展中,能够说，现在各种硬件C言语的编译软件都还不行老练，很少能直接投入到实践产品的开发中。 C言语输入办法的广泛运用还有赖于更多EDA软件厂家和FPGA公司的支撑。可是能够预见，跟着EDA技能的不断老练，软件和硬件的概念将日益含糊，在5－10年今后，运用单一的高档言语直接规划咱们的整个体系将是一个的发展趋势。
