规划了一组根据CPLD的PLC背板总线协议接口芯片，协议芯片能够区别PLC的背板总线的周期性数据和非周期性数据。具体介绍了经过Verilog HDL言语规划状态机、协议帧控制器、FIFO控制器的进程，25MHz下背板总线作业安稳的实验成果验证了协议芯片规划的可行性。
根据CPLD的PLC背板总线协议接口芯片的规划方案.doc
根据CPLD的PLC背板总线协议接口芯片的设计方案
设计了一组基于CPLD的PLC背板总线协议接口芯片，协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程，
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/qianrushi/xitong/194759.html
