针对FPGA IP核在可进化可编程体系芯片(SoPC)中嵌入时存在FPGA IP核端口时序操控和位流下载的问题，完结一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口运用异步FIFO、双口RAM的结构和可扩展的读/写指令传输方法来完结FPGA IP核与体系的异步通讯。嵌入式CPU能够经过FPGA接口完结FPGA IP核的片内位流装备。FPGA接口中的硬件随机数发生器完结进化算法的硬件加速。运用主动验证渠道与FPGA原型验证渠道对FPGA接口进行验证来完结验证的收敛。测验结果表明，FPGA接口成功完结了嵌入式CPU与FPGA IP核的通讯，完结芯片内的进化。
可进化芯片的FPGA接口规划与完结.pdf
