为了满意网络及多媒体范畴的使用，JPEG2000的硬件完成具有重要意义。本文提出了一种改善的行式二维小波变换器结构，规划了位平面并行的位平面编码器和四级流水线结构的算术编码器，并将其整合于一个SOPC中，完成了JPEG2000编码体系。整个规划经过Altera公司Stratix II系列的EP2S60F1020C5渠道验证，在最高时钟频率98MHz下能到达编码分辨率512*512 灰度图画52frame/s的速度，满意了实时编码的要求。
根据SOPC的JPEG2000编码器规划.pdf
根据SOPC的JPEG2000编码器规划
为了满足网络及多媒体领域的应用，JPEG2000的硬件实现具有重要意义。本文提出了一种改进的行式二维小波变换器结构，设计了位平面并行的位平面编码器和四级流水线结构的算术编码器，并将其整合于一个SOPC
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/qiche/xinnengyuan/196205.html
