3.4.4峰值采样
峰值采样是数字存储示波器的重要技能之一，它首要用来捕捉信号波形的毛刺以及完结波形的包络显现。假如咱们运用模仿示波器来调查如图3-19所示的失真正弦波，那么只要当毛刺是重复性并且与主信号同步时，咱们才有或许看到这个毛刺。但因为毛刺常常是源于其他的电路体系，所以这些毛刺信号往往是随机并且与主信号不同步的。
数字存储示波器要想精确的捕捉到毛刺，其间一个有用的办法便是进步采样率，削减采样点之间的时间间隔，使得采样点能够落在随机呈现的毛刺上。但一味寻求高采样率随之而来的问题便是存储空间的不够用，然后导致捕获时间的削减。例如，峰值采样的典型应用是调查某些电路毛病的长时间记载，从中寻觅毛刺或其他不规则现象。假如咱们只要5K的存储深度，当采样率为50MHz时能够进行的最长捕获时间为100μS，而当采样率进步到1GHz时，最长捕获时间则缩短为5μS.所以，进步采样率与有限的存储深度之间存在着对立。处理这一对立的办法便是峰值采样。
选用峰值采样时，示波器一直以最高的采样率采样，在每个取样间隔中捕获信号波形的最大和最小值，并由正负峰值检测器将信号的最大、最小值暂时存储起来。当示波器要显现采样点的时分，示波器就用捕获的信号的最大最小值来替代本来的采样点数值，并将该峰值检测器清零。因而，峰值采样能够协助咱们发现因为取样间隔过宽而丢掉的毛刺信号。
示波器上的峰值检测分为硬件（模仿）峰值检测器和数字式峰值检测器。模仿峰值检测器是一个专门的硬件电路，它以%&&&&&%上电压的办法存储信号的峰值。这种的缺陷是速度比较慢，它一般只能存储宽度大于几个微秒且具有适当起伏的毛刺。数字式峰值检测器是环绕AD而构成的，这时AD将以或许的最高采样速率接连的对信号进行采样，然后将峰值存储在一个专用的存储器中，当要显现采样点的时分，存储的峰值就作为该时间的采样值来运用。数字式峰值检测器的长处是其速度和数字化进程的速度相同快。
本项目中，咱们选用了数字式峰值检测办法。体系框图如图3-20.
在实践电路规划中，因为受FPGA速度的影响，AD的采样率不能设置为最高的100MHz，而是选用固定的10MHz.如图所示，调度通道出来的模仿信号经A/D采样后并不像一般采样那样直接进入FIFO，而是先通过峰值检测模块筛选出最大最小值后，再将最大最小值存入FIFO.写FIFO的时钟由时基档位决议。这样将AD采样时钟和写FIFO时钟区别开来，使得在低时基档位下相同能够捕捉到信号的毛刺。峰值检测模块的功用框图如图3-21.
由图可知，整个峰值检测模块首要由两个比较器，两个寄存器，最大最小值挑选器以及操控电路组成。从AD送来的数据首要进入最大最小值寄存器，作为比较的初值，再与后边送进来的数据相比较。比较进程中的最大最小值再别离存入最大最小值寄存器。比较完一组数据后，操控电路接连宣布两个FIFO写脉冲，将这组存储在最大最小值寄存器里的数据写入FIFO.当写FIFO完毕今后，操控电路紧接着再宣布一个CP脉冲，将下一组的榜首个数据写入最大最小值寄存器，作为第二组比较的初值。峰值检测电路的时序仿真如图3-22.
其间的peak_sel信号为峰值功用挑选信号，当peak_sel为高电平时，峰值功用被选中。base_out和p_clk别离为采样脉冲和比较脉冲，它们同为10MHz.即从AD进来一个数据就立刻进行比较，比较成果作为最大最小值寄存器的锁存信号。从图3-19能够看到，AD数据一起送入比较器和寄存器，这就确保了当比较成果为真时，数据就会立即被写入寄存器。wclk信号为FIFO写时钟，它的电路要求是有必要在前一组终究一个数据采进来之后，后一组榜首个数据采进来之前，完结两次写FIFO的操作。MaxMin_sel信号为最大最小值挑选信号，当它为低电平时，最大值写入FIFO；当它为高电平时，最小值写入FIFO.
因为峰值检测是以一组采样点中最大最小值的办法存储一个事情的幅值数据，所以事情的守时分辨率是无法知道的，它只能以峰值检测间隔的分辨率来显现检测到的事情。例如，示波器的AD以1GSPS（1ns间隔）采样，而峰值检测的采速为10MSPS（100ns间隔），快速事情将以100ns分辨率进行显现，而不是以AD采样的1ns.从AD来说，100ns之间有100个采样点，假如100个采样点中不止一个快速事情，而示波器也只能捕捉到这些事情中的最大值和最小值。
3.5 SCAN办法下的数据收集
当示波器的时基档打到某一档位的时分，示波器开端运用SCAN办法（即扫描办法）来显现波形。扫描办法首要用来观测低频信号和改变缓慢的信号。作业在扫描办法下的示波器就像一台图画记载仪，记载笔在屏幕右端，纸由左向右移动。当扫完一屏后，在显现新波形的一起删去旧波形数据，新波形与旧波形之间有一格的空白区来加以区别。因为扫描办法首要是用来观测低频信号和改变缓慢的信号，所以假如选用一般的触发办法来显现波形的话，触发条件会很难满意，故示波器作业在扫描办法下时不考虑触发信号。
本项目中，咱们规划其时基档打在100ms/div和更高的档位时选用扫描办法。详细的完结流程如图3-23.
从图中咱们能够看到扫描功用首要由index0，index1，index2三个计数器来完结。其间，index0中的计数值表明最新显现数据距显现屏左端的间隔，它的规模为0～249；index1中的计数值表明波形没扫完一屏时距显现屏左端的间隔，规模为1～250；index2中的计数值表明要铲除的旧波形距显现屏左端的间隔，规模为0～249.它的详细完结进程是：首要初始化，将index0，index1，index2设置为0，然后判别是否设置为扫描形式。当确以为扫描形式后，判别FIFO里是否收集够100个点。采满100个点后，将这100个数据存入相应的存储空间，并使index0，index1开端计数。当index1计数到225的时分，也便是新波形数据现已扫描完第九格时，index2开端计数，即开端铲除显现屏最左端榜首列的最老数据，这样确保了新波形与旧波形之间有一格的空白显现区。当扫描完一屏后，即index1计数到250的时，其值不再改变，坚持250不变。留意，在扫描形式下不考虑触发信号，AD不断的采样，一次性写入FIFO 100个点。显现时读出这100个点，从中选出最大值和最小值，再与前面最近的点比较，选出终究的最大最小值，显现在同一坐标轴上。每显现和铲除一列波形，屏幕改写一次。
3.6时基电路的完结
时基电路是数字存储示波器的重要组成部分，它的效果首要是供给AD的采样时钟和FIFO的写时钟。它的电路完结如图3-24.
图中fp0为源时钟，它是由外部晶振供给的规范100MHz频率信号。进来的100MHz频率信号通过由四个74390和两个T触发器构成的二分频、四分频器组成的分频网络，依照1、2、5步进的办法发生所需求的AD采样频率和FIFO写时钟。在示波表的操控面板上有一个时基操控按钮sec/div，不同的时基档位下对应着不同的采样频率。每挑选不同的时基档位时，图中的base_sel[5..0]信号即时钟挑选信号就会输出不同的值以挑选与档位相应的采样时钟。详细的时基档位与采样时钟以及每个档位下存储深度的对应联系如表3-3.别的，从图中咱们还能够看到有两个由peak_sel作为挑选信号的挑选电路。这首要是用来完结在峰值检测时特别的写FIFO时钟和固定AD采样频率为10MHz.（请参阅3.4.4节）
