当今数字技能的开展越来越快，人们对播送电视节目的质量需求也越来越高。AES／EBU(Audio Engineering Society／European Broad cast Union)现已成为专业数字音频较为盛行的规范。很多民用产品和专业音频数字设备如CD机、DAT、MD机、数字调音台、数字音频作业站等都支撑AES3接口。AES3经过单根绞合线对来串行传输数字音频数据，充分发挥了数字信号易处理、音质优秀和抗搅扰才能强的优势。它供给两个信道的音频数据，信道主动计时和自同步，一起供给了传输操控的办法和状况信息的表明和一些误码的检测才能。
鉴于入们对高质量音乐的寻求以及AES3接口的纵多长处，规划出一个能够接纳和发送AES3音频信号的简略体系是很有价值的。本规划由LPC2138操控音响设备专用芯片完成AES3接口，只需简略地修正芯片装备，即可完成体系的特性调整及功能扩展，简略安稳，具有较强地实用价值。
1 AES3数字音频接口简介
AES3接口在单根传输线上串行传输两路数字音频信号。每个音频块(Audio block)包含192帧，每帧包含2个子帧，即左有两个通道，每个通道包含32个时隙(slot)。0～3时隙为X、Y、Z 3种帧头，其间X和Y表明一个子帧的开端，Z表明一个块(block)的开端。4～7时隙为辅佐数据，8～27时隙为音频数据位，音频数据位能够多达24位。假如音频数据超越20位，则4～7位将被用作音频数据位。最终的4个时隙别离为有用位、用户数据位、通道状况位和奇偶校验位。每192帧信号的通道状况位组成通道状况数据，通道状况中含有丰厚的音频特征信息，经过获取通道状况数据便能够得知音频信号是否是专业型，是否预加剧，以及采样频率等信息。每一位的详细意义请参阅文献，本规划不做详细介绍。AES3接口传输的数字音频信号格局如图1所示。
2 总体规划
本规划的信号源为模仿音频信号、J2S串行音频信号和传输线上接纳到的AES3数字音频信号。
模仿音频信号经调理后，送至模数转化器，经过48 k的采样频率采样(本规划一致运用48 k的采样率)，转化成I2S数字音频信号。I2S信号(包含模数转化得到的I2S和I2S信号源的信号)送入SRC4382，SRC4382将I2S信号的采样频率转化为48 k，并进行格局转化，转化后得到的AES3信号能够经过单根绞合线进行传输。相反进程，接纳到的AES3数字音频信号经过采样频率转化和格局转化后，转化为采样率为48k的I2S信号。I2S信号能够直接作为输出，也能够经过数模转化器后，再经过滤波扩大处理，转化为模仿音频信号输出。全体结构的布置如图2所示。
3 首要的硬件规划
3．1 LPC2138操控模块
本规划中的微操控芯片需求供给I2C总线来操控CS5368、CS4382和SRC4382的操作方式，而且供给外部中止接口来接纳外部的中止。LPC2 138微操控芯片是Philips公司的ARM7芯片，它具有丰厚的外部串行接口(UART、SPI以及I2C)，向量中止操控器，支撑实时调试和高速盯梢履行代码，是一款高功能低功耗的32位微操控器，在微操控范畴现已得到广泛的使用。鉴于以上特性，本规划选用LPC2138作为微操控芯片，经过I2C总线接口完成CS5368、CS4382和SRC4382的内部寄存器装备，使这些器材作业在适宜的作业状况，并经过外部中止接口完成中止办理。
3．2 电源模块规划
硬件体系渠道要求的供电电源电压有：±12 V、5 V、3．3 V、2．5 V和1．8 V。其间±12 V和5 V是由变压器直接输入得到．3．3 V、2．5 V和1．8 V由电源%&&&&&%转化得到。±12 V首要为运放供电，3．3 V、2．5 V和1．8 V电源芯片的输入电压均为5 V。其间，3．3 V电压、2．5 V电压和1．8 V电压别离由芯片LM1085、TPS79325和LM1117-1．8输出供给，输出的2．5 V电压供给给运放NE5532做基准电压。
3．3 输入模仿音频调理模块
模仿信号输入前置电路，包含滤波限幅电路、阻容耦合电路和低通滤波衰减电路。模仿信号输入前置电路首要用来阻隔后级直流重量对前级的影响，约束输入信号的起伏，滤去输入信号中的高频重量，滤除串扰噪声。输入模仿音频信号电压起伏比较大，不能直接作为A／D转化器的输入，因而前置电路有必要对信号进行衰减，一起基准电压进步到2．5 V。如图3所示。信号的衰减系数为：
3．4 输出模仿音频调理模块
人耳能听见的音频信号频率规模在20 Hz～20 kHz之间，而数字音频信号经过传输和D／A转化后可能会引进各种噪声，因而需求在D／A转化后进行低通模仿滤波来滤除噪声。此处由一个隔直流电路(由C5与R15组成高通滤波器)和二阶巴特沃兹低通滤波器，如图4所示。图中，二阶巴特沃兹低通滤波电路引进正负反应，用来去除信号的高频重量。
其间，C5和R15组成的高通滤波器的截止频率为：
模仿音频信号经过滤波电路后功率比较小，假如直接输出，则输出音频的音量会十分小。因而有必要对滤波后的模仿音频信号进行非失真扩大，进步输出模仿音频信号的功率，使得音量能到达更好作用。如图4所示，经过滤波后的模仿音频信号由NE5532扩大器进行功率扩大，扩大倍数为：
3．5 模数转化模块
模数转化模块选用Cirrus Logic公司的模数转化芯片CS5368。它具有24位转化位宽，114 dB的动态范嗣，-105 dB的总谐波失真加噪声，可选的音频接口格局，低推迟数字滤波器，差分模仿结构，从方式(slave mode)下支撑速度自检，支撑规范的I2C操控接口，适用于专业的音响设备。
在本规划中，CS5368作业于操控端口方式(control portmode)，经过LPC2138的I2C总线操控，器材地址为0x98H。CS5368可接纳8路的差分模仿信号AINLx+、AINLx-，输出的4路数字音频信号CS5368_SDOx格局设置为I2S方式，采样频率为48kΩ。MCLK、SCLK、LRCK别离为12．288 MHz、3．072 MHz、48 kHz，由外部供给。CS5368的外围电路如图5所示。
3．6 数模转化模块
数模转化模块选用Cirrus Logic公司的数模转化芯片CS4382。它是一个完好的8通道数模转化体系，具有114 dB的动态规模，-100 dB的总谐波失真加噪声，支撑规范的I2C操控接口，具有抱负的差分线性，高保真机制，无线性漂移等优势，适用于专业的音响设备。
在本规划中，CS4382作业于操控端口方式，经过LPC2138的I2C总线操控，器材地址为0x30H。CS4382可接纳4路I2S的数字音频信号SDIN1～SDIN4，输出8路的差分模仿信号，采样频率取48k。MCLK、SCLK、LRCK同CS5368，别离为12．288 MHz、3．072MHz、48kHz，由外部供给。
3．7 音频格局转化模块
音频格局转化模块选用TI公司的SRC4382芯片。它是一款专用于播送数字音频体系的芯片，它集成了带有采样频率转化的数字音频接口发送器(DIT)和接纳器(DIR)，2个音频串行接口，以及支撑数据和时钟内联的分布式逻辑，DIT和DIR兼容AES3，S／PDIF，IEC 60958和EIAJ CP-1201接口规范，采样频率最高支撑216 kHz，而且支撑经过I2C总线操控芯片的作业状况。
本规划中，经过LPC2138的I2C总线接口操控SRC4382的作业方式，器材地址为0xE0H。经过设置SRC4382内部寄存器，使其一起有2条作业的信号途径，一条为RX+、RX-差分信号经过DIR单元的采样频率转化和解码后，转化为I2S信号，由SDOUT输出；另一条为I2S信号SDIN经过DIT单元的采样频率转化和编码后，转化为数字音频接口AES3信号，由差分线TX+、TX-输出。LRCK与SCLK同CS5368，均由外部供给。RX+、RX-与DIN+、DIN-之间以及TX+、TX-与DOUTR+、DOUTR-之间均需求用变压器做阻隔去耦合，以避免前后级之间彼此搅扰。SRC4382的外围电路如图6所示。
4 软件程序规划
CS5368、CS4382、SRC4382 3款芯片均可经过设置其内部寄存器，取得不同的作业状况。
4．1 CS5368软件部分
体系上电之后需对CS5368进行初始化。GCTL(globalmode control register)操控芯片的作业方式，本规划作业状况为：操控端口方式，时钟为256采样率，输出I2S方式，从方式下的一切采样频率。因而GCTL的值设置为0x87H。其他寄存器坚持默认值即可。初始化程序如下：
／／I2C写一个字节0x87到地址GCTL(0x01)
I2c_WriteNByte(CS5368_Addr，1，GCTL，gctl，1)；
当CS5368产生溢出中止时，会向LPC2138的外部中止INT0发送中止信号，一起LED灯D1被点亮。在中止程序中，查询OVFL寄存器状况，设置相应通道的输出消声(mute)。中止服务程序如下：
char ovfl，mute；
I2c_ReadNByte(CS5368_Addr，1，OVFL，＆ovfl，1)；
mute=～ovfl；
I2c_WriteNByte(CS5368_Addr，1，MUTE，mute，1)；
4．2 CS4382软件部分
体系上电之后需对CS4382进行初始化。MC1、MC2和FC一起操控CS4382的作业状况，本规划中将其值别离设置为0x80H，0x10H，0x05H。芯片作业存操控端口方式下，输入音频格局为24位I2S信号，去加剧滤波器呼应频率为48 kHz。其他寄存器坚持默认值。初始化程序如下：
mc1=0x80；mc2=0x10；fc=0x05；
I2c_WriteNByte(Cs4382_Addr，1，MC1，mc1，1)；
I2c_WriteNByte(CS4382_Addr，1，MC2，mc2，1)；
I2c_WritcNByte(CS4382_Addr，1，FC，＆fc，1)；
4．3 SRC4382软件部分
4．3．1 SRC4382初始化
体系上电之后需求对SRC4382进行初始化。SRC4382的寄存器分为4页，第0页为操控和状况寄存器，第1页为DIR通道状况和用户数据缓冲寄存器，第2页为DIT通道状况和用户数据缓冲寄存器，第3页保存。在操作每页寄存器之前，有必要经过设置每页的页挑选寄存器来确定要操作的页。初始化程序中只需将寄存器07，09，0b，0d，0e，0f，16，17，2d别离设置为0x22，0x02，0x33，0x08，0x09，0x12，0xfe，0x01，0x42，其他保存默认值即可。各寄存器的详细值及其意义请参阅技能手册。初始化程序如下：
4．3．2 SRC4382读通道状况
由榜首部分介绍可知，通道状况中含有丰厚的信息。经过读第1页寄存器，便能够取得接纳的AES3数字音频的特征信息。读通道状况之前，应先在第0页制止DIR，然后切换到第1页，读完通道状况后再切换回第0页，使能DIR。读通道状况程序如下：
4．3．3 SRC4382写通道状况
经过写第2页的相关寄存器，便可将需求发送的AES3数字音频的特征信息写入到每一帧的通道状况位中。写通道状况之前，应先在第0页制止DIT，然后切换到第2页，写完通道状况后再切换到第0页，使能DIT。读通道状况程序如下：
5 结束语
该规划经过微操控器LPC2138操控专业音频处理芯片，完成了AES3数字音频接口的规划。本规划中发送的音频信息源和接纳处理后的音频信息均能够为模仿信号和串行I2S信号的方式，可用性较强。因为该规划选用专业音频处理芯片完成，因而音质比较好，安稳性比较高。只需简略修正软件部分对音频处理芯片的寄存器装备，即可完成体系特性的改动，所以灵活性和可扩展性较好。该规划能够详细使用于数字调音台的混音器和音频矩阵切换器中，也能够为CD机、MD机的规划供给参阅，因而具有较强的工程运用价值。
