项目布景及可行性剖析
1.项目名称、项目的主要内容及现在的发展状况
项目名称: 依据FPGA的高速采样显现电路的完结
主要内容：经过对被测信号的实时采样，使用等效采样原理，能够将采样率为1MHz等效为200MHz，提高了被测信号的最高频率，具有成本低，功用牢靠，便易晋级的特色。
2.项目关键技能及立异点的论说；
（1）200MHz脉冲发生电路
直接发生的方波信号，电路杂乱，易受外界搅扰，功用指标较差，制造难度较大。咱们使用晶振发生20MHz方波信号，使用FPGA内部锁相环电路将其倍频到200MHz，电路简略，牢靠性高，功用指标好。
（2） 多周期丈量技能
使用传统的测周期办法，丈量计数差错为±1。咱们使用增加被测信号周期整倍数来削减丈量差错，丈量差错为本来的1/10n 。
（3） 等效采样算法
首要对输入的模拟信号进行整形，在过零点处发生脉冲，使用相邻两个过零点脉冲对周期为5ns的周期序列进行计数（计数值为N），由此可发生对被测信号周期的丈量，丈量差错不大于5ns。使用等效采样原理，（T采样＝mT信号+△t）, △t=1/200MHZ=5ns, 因为最高实时采样率为信号最高频率的十分之一，应取m>=10，故等效采样周期=10*N△t+△t然后完结200mSaPS的等效速率。
4：显现技能
依据液晶显现原理，液晶屏上的每一个点对应着显现缓冲存储器的一个bit,经过必定的算法，将显现缓存的某一bit 置1，就可将被测信号显现出来。
5：操控形式挑选
操控电路可采用中大规划的集成电路来构成，但结构杂乱，移置性差，在此咱们挑选VHDL言语，经过编程，完结整个电路的操控。
项目施行计划
1.计划基本功用框图及描绘
计划基本功用框图如图1所示。
图1 计划基本功用框图
将输入的模拟信号分红2路，一路经ADC输入FPGA 芯片 ，另一路经斯密特电路输入给FPGA 。FPGA外接20MHz的晶振，经过FPGA 内部的锁相环倍频至200MHz，即周期为5ns的方波信号。用此方波信号作为时刻基准，对经斯密特电路输入信号的周期进行丈量，得到被测信号周期=N*5ns，则等效采样的时刻距离=m*（N*5ns）+5ns。依据等效采样原理，此刻的采样率相当于1/5ns=200MHz，使用LCD显现技能，能够看到此作用。
2.需求的开发渠道
接口：信号输入的同轴电缆接口。
输出：FPGA开发芯片的输入输出引脚（至少10根引线）。
所需求的政策FPGA开发渠道：ISE 9.0
3.计划施行过程中需求开发的模块
在本计划中需求研制模数转化模块和LCD显现接口模块。若选用初级板Spartan-3E，则无须制造模数转化模块。不然，自行开发这些模块。
4.体系终究要到达的功用指标
等效采样速率要到达200MHz。使用等效采样原理，（T采样＝mT信号+△t）, △t=1/200MHz=5ns, 若被测信号的最高频率为10MHz，应取m>=10，故等效采样周期=10*N△t+△t，然后完结200MSaPS的等效速率。
需求的其它资源
1.规划输入输出功用子板
（1）ADC板。将模拟信号经过8位或12位模数转化器转化成数字信号，输入信号起伏1V，最好截止频率10MHz ，采样频率为1MHz，输出数字信号高电平为3.3V。自行研制。
（2）LCD
标准： 320×240。购买制品。
稳压电源，液晶显现屏。
政策、开发工具
ISE9.0归纳开发环境。
