作者/ 曹阳1 ,2 1.我国电子科技集团公司第41研讨所 研制1部(安徽 蚌埠 233006) 2.电子信息测验技能安徽省要点实验室(安徽 蚌埠 233006)
*基金项目：国家科技严重专项面向R12 LTE-Advanced终端归纳测验仪(编号：2016ZX03002010)
曹阳(1989-)，男，助理工程师，研讨方向：通讯丈量仪器的研讨与开发。
摘要：为了完成低相噪的本振信号输出，本文规划出一种依据锁相环芯片ADF4106的低相噪本振源。经过实践调试，测验成果满意规划要求，并作为第二点频本振应用于一款通讯测验仪器的中。
导言
低相噪本振是通讯测验仪器等现代电子设备体系的中心模块，它对电子设备体系的功用起着决定性的效果。关于低相噪本振的规划，许多人做了很多的研讨[1-4]，本文使用锁相环芯片ADF4106规划出一种低相噪本振源，作为第二点频本振应用于一款通讯测验仪器中，为测验仪器供给一个5400MHz的下变频信号。
1 方案规划
1.1 规划目标
输出频率：5400MHz
相位噪声：≤-110dBc@1kHz
相位噪声：≤-118dBc@10kHz
输出功率规模：10～12dBm
1.2 规划方案
本方案使用Z-COM公司的压控振荡器CRO5400Z发生5400MHz的输出频率，经过功率分配后，一路经过功率调度电路后输出给整机作为第二点频本振，另一路反应进入具有分频、鉴相功用的ADI公司的可编程锁相环芯片ADF4106，与100MHz参阅经过分频后进行鉴相，经过环路滤波器滤波后驱动压控振荡器发生5400MHz的输出频率。原理框图如图1所示。
2 要害电路规划
2.1 ADF4106电路规划
ADF4106由一个数字鉴相器PD、一个充电泵CP、一个可编程的基准分频器、可编程的A(6位)、B(13位)计数器及一个双模式的前置分频器(P/P+1)组成。内部结构原理图如图2所示。
使用ADF4106和环路滤波器LF(Loop Filter)、压控振荡器VCO(Voltage Controlled Oscillator)能够构成一个锁相环PLL(Phase Locked Loop)。依据ADF4106datasheet供给的公式：
