灵敏的FPGA完成计划具有许多优势但也面对很大的应战：为FPGA供电以确保无缝作业。本白皮书旨在找到是什 么原因导致FPGA供电越来越杂乱，介绍规划FPGA电源树时 必需求归纳考虑的问题，研讨FPGA电源为什么是真实的系 统级问题，这一体系级问题为什么日益突出。
1 是什么决议了FPGA电源要求?
FPGA的功耗需求是由固定的和改动的两种要素归纳决 定的：工艺技能和硅片规划所带来的静态功耗，以及每一设 计共同的运用所带来的动态功耗。动态功耗是每一资源详细的运用及其运用量的产品， 与信号触发和电容负载充放电导致的额定功耗有关。成果， 负载较重的FPGA规划和具有较高时钟频率的规划一般功耗 更大一些。例如，运用通用I/O和高速串行收发器时，所使 用的I/O规范以及预期的数据速率等要素会确认I/O触发速 率，以及逻辑时钟速率，因而，这类收发器会影响总电源需 求。正如预期，数据速率越快，所需求的时钟频率越高，负 载就有必要以更快的频率充放电，因而，功耗也就越高。由 于多种要素确认了FPGA的电源要求，因而，不同的FPGA系 列，即使是完全相同的FPGA在不同的运用环境下，电源要 求都会各不相同。
了解FPG A规划的电源要求会十分杂乱， 可是也十分 重要，因而，大部分FPGA供货商都会供给功耗预算东西。 Altera供给了全套的PowerPlay功耗剖析东西，包括PowerPlay 前期功耗预算器表单，用于在规划前期阶段预算FPGA体系 的功耗，以及嵌入在Altera Quartus® II软件中的PowerPlay功耗 剖析器东西，在规划完成后输出比较精确的功耗剖析成果，
以确保不会打破散热和供电预算。
2 将FPGA功耗转换为电源转换器要求
了解FPGA每一电源轨开始的功耗要求仅仅规划适宜的 电源树的第一步；考虑到详细的资源运用情况，还应该评价 其他的需求和考虑，才干进一步进步规划功用。
3 内核电源
FPGA上功耗最大的输入一般是内核电源轨，一般符号 为VCC。这是可以了解的，由于内核电源轨驱动逻辑，其使 用是任何FPGA规划的要害所在。由于FPGA所包括的逻辑量 达到了极高的水平，因而，功耗需求会不断增加。例如， Altera最新的第10代FPG A和SoC， Arr ia® 10和 Stratix ® 10系列，充分发挥其高密度特性以及相关的小工艺 尺度优势， 器材的逻辑单元数量高达1百万(LE)以上。 尽管 每 一 逻 辑 单 元 的 功耗 要 低 于 前 一 代 ， 但 是 ， 资 源 利 用 率 很 高 的 高 频 设 计 的 内 核 电 流会超越100 A。
除 了 要 满 足 大 功 率 需 求 ， 内 核供 电 电源 还 必 须 满 足 严 格 的稳 态 和 瞬 变 电 源 轨 要 求 。 稳 态 要 求 是 指 ， 不
论 内 核 逻 辑 怎 样 工 作 ， 都 能 够 维 持 内 核 输入的稳态DC电压， 或 者 ， 简 言 之 ， 供 电 电 源 与 内 核 输 入 电 压 的 稳 压 精 度 有 多 高 。 正如表1所述，一般能 够在数据资料或许DC 工 作 特 性 中 找 到 某 一 FPGA的实践要求，预 期 的 V C C 电 压 值 被 表 示 为 容 限 —— 最 小 和 最大违背。跟着FPGA 技 术 向 更 小 工 艺 节 点 的 迈 进 ， 所 允 许 的 容限在减小，了解并考虑好内核电源轨供电也越来越重要。
内核电源轨的动态负载要求是由FPGA快速加载和开释 资源的才干决议的，这会导致当时的输入电源要求呈现很大 并且很快的改动。例如，假如需求十分多的逻辑来完成一项 功用，将极大的改动内核输入的动态功耗。接近每一FPGA 电源轨会有体电容，意图是在负载改动时供给瞬变电流；但 是，内核电源轨所运用的供电电源的瞬时呼应也有必要可以迅 速调整习惯负载的改动，以确保电源轨电压保持在可接受的 范围内，体电容可以再充电。关于内核电源轨，完成体电容 和电源转换器快速瞬时呼应的均衡特别要害。
内核电源轨抱负的电源转换器应可以一起完成较高的 调理精度、低波纹和快速瞬时呼应。满意这些要求的一种办法是运用具有较高开关频率的开关转换器，这有许多长处。首要，较高的开关频率支撑运用体积较小的小电感和电容，
(1a) 之前 之后
(1c)之前 之后
图1 运用Enpirion PowerSoC处理计划
在 C y c l o n e V S o C 开 发 套 件 上 采 用 E n p i r i o n PowerSoC处理计划代替现有的供电电源处理方 案，供电电源引脚布局减小了22% (1a)，功耗降 低了35% (1b)，去掉了贵重的钽电容，所需的体 电容削减了一半，然后减小了体积，降低了本钱 (1c)。
图2 眼图
Stratix V GX FPGA电路板上11.3 Gbps信号的眼图。运用了一片EN6337QI Enpirion
PowerSoC，将VCCRT_GXB和VCCA_GXB收发器引脚的VIN = 3.3 V转换为VOUT
图3 为Arria 10 GX引荐的电源树
完成高密度布板，减小了杂散电感和电容。其次，较高的开 关频率还支撑更宽的操控环带宽，也就意味着转换器可以更
敏捷的呼应负载改动，结合运用更小的体电容，作业时也就
很少呈现上冲或许下冲。由于体电容一般体积较大并且价格 贵重，因而，削减体电容不光进步了瞬时呼应以确保无缝 作业，并且还节省了许多的电路板面积，降低了本钱。图1 说明晰这一长处，一个Altera Cyclone® V SoC规划运用了独立的开关调理器，而相同的规划选用了Enpirion® PowerSoC。 Enpirion PowerSoC规划作业在较高的开关频率下，运用共同 的磁体和封装集成技能，运用了很少的电感和电容，完成了 密度极高的引脚布局，因而，器材的波纹很低，瞬时呼应很 快。用在Cyclone V SoC规划中，Enpirion PowerSoC将供电电 源引脚布局减小了22%，功耗降低了35%，不再需求5个较大 并且贵重的钽电容，体电容数量削减了一半。
在Cyclone V SoC开发套件上选用Enpirion PowerSoC处理方 案代替现有的供电电源处理计划，供电电源引脚布局减小了
22% (1a)，功耗降低了35% (1b)，去掉了贵重的钽电容，所需 的体%&&&&&%削减了一半，然后减小了体积，降低了本钱(1c)。
4 噪声灵敏输入
尽管逻辑是FPGA架构的首要构件模块，而FPG A还完成了许多其他的模块，例如，锁相环(PLL)，用在FPGA内部，将参阅输入时钟与反 馈时钟的上升沿对齐，
图4 SmartVID完成
还有高速收发器，这是许多网络、通讯、存储和其他 电子体系中不可或缺的组成。这些电路模块对供电电源噪声 十分灵敏，由于噪声会导致发生颤动，随之带来很高的误码 率(BER)，降低了电路功用。FPGA及其终究运用要求的边 沿速率越来越高，使得越来越难以保持信号完整性。
成果，需求特别考虑FPGA中这些模块的供电电源，以减小电源轨噪声。有时候，假如灵敏的电源轨与体系中的另一稳压电源轨有相同的电压要求，可以运用铁氧体磁珠等价格廉价的小滤波器。可是，在许多情况下，要求运用输出噪声十分低的电源转换器，才干取得适宜的安稳的电压。传统 上，FPGA电路板规划人员简略的运用低走漏输出线性调理 器(LDO)，这一般会有较高的供电电源按捺比(PSRR)，理论 上，不会发生开关噪声。但是，线性调理器的功率十分低， 跟着收发器功耗需求的增加，体系总功耗预算越来越受限， 糟蹋的功率以及额定发生的热量导致带来更大的体系难题。 为处理这些难题， 灵敏的FPG A电源轨可以运用许多 Enpirion PowerSoC处理计划，由于这些处理计划通过规划， 完成了LDO的噪声功用，一起保持了开关调理器的高效特 性。如图2Stratix V GX FPGA电路板上高速信号张得很开的眼 图所示，这是由于选用了Enpirion PowerSoC为收发器电源轨 供电。高频硅片规划，即使是高频作业时也可以减小开关损 耗的高效的开关FET技能，以及减小了杂散电感的共同的封 装结构，正是这些要素相结合，完成了低噪声功用。（未完待续）
