Altera公司日前宣告在FPGA浮点DSP功用方面完结了重大突破。该公司首席DSP产品规划司理Michael Parker称，Altera是第一家能够在FPGA中集成硬核IEEE 754兼容浮点运算功用的可编程逻辑公司，史无前例地进步了DSP功用、逻辑功率和规划效能。依据规划，硬核浮点DSP模块将集成在正在出售的20nm Arria 10 FPGA和SoC中，也将集成在14nm Stratix 10 FPGA和SoC中，DSP规划人员能够挑选定点或许浮点形式，浮点模块与现有规划后向兼容。
面向高功用核算，与GPGPU打开竞赛
与传统运用定点乘法器和FPGA逻辑来完结浮点功用的做法不同，Altera的硬核浮点DSP简直不运用现有FPGA浮点核算所需求的逻辑资源，释放了上千个乘法器和加法器，然后一举在Arria 10器材中完结了1.5 TeraFLOP(每秒浮点运算次数)和Stratix 10器材中10 TeraFLOP的DSP功用。
“这要归功于咱们立异的精度可调DSP体系结构。”Altera公司软件和DSP产品商场司理Albert Chang说，在DSP模块现有形式(规范精度定点形式和高精度定点形式)基础上增加浮点形式，Altera FPGA和SoC的功用和功耗功率将在许多范畴高于现在正在运用的微处理器和GPU，尤其是那些需求高功用核算的职业(大数据分析、石油和天然气职业的地震建模、金融仿真、雷达和医疗成像等)。但其对定点形式并没有影响(功用、巨细和功耗)，且对管芯整体改动<1%。
Altera方面称，其开发的硬核浮点FPGA产品的竞赛对手并非来自同行，而是通用图形处理单元(GPGPUs)。“其他FPGA厂商供给的软核浮点完结办法，首要经过逻辑来完结杂乱的浮点运算电路，是缺少成效和竞赛力的。”公司首席DSP产品规划司理Michael Parker打比方说，这就如同数年前没有硬乘法器的FPGA，却总在企图和现代具有DSP模块的FPGA进行竞赛相同可笑。
Michael Parker以为，FPGA业界现在的首要发展趋势是进步器材的每瓦功用，而不是单纯进步功用，简直一切客户都面对这一发展趋势。未来不管何种运用，办理功耗，然后到办理本钱将是他们面对的一个关键问题。因而，具有精密粒度密布流水线体系结构的FPGA十分合适用作高功用核算加速器，与DSP、CPU和GPU比较，FPGA的每瓦功用是最高的。
他持续表明：“FPGA的特色便是功耗低，然后又增加了硬核浮点运算的才能。它每瓦的功耗，或许是每个槽的功耗都是比较低的。我以为FPGA未来肯定会替代许多高端的DSP处理器。然后，它也能够替代一些GPU，因为它在功耗方面、时延方面，在连接到网络的便利性方面，它都具有优势。”据泄漏，增加了硬核浮点功用的Arria 10 DSP功用已相当于TI最高功用DSP，也彻底具有与GPGPU进行竞赛的本钱。
别的，FPGA被规划为能够在高温下作业，关于软件编程人员来说也是一个福音。运用了Altera的软件，他们能够更倾向于运用这种浮点的，而不是定点的。
硬核浮点DSP模块缩短6-12个月的开发时刻
因为规划人员能够将其DSP规划直接转译成浮点硬件，而不是转化为定点，然后大幅度缩短了时序收敛和验证时刻。比较此前系列，硬核浮点DSP模块能够缩短近12个月的开发时刻。Albert Chang以为这协助规划人员克服了以下3方面的技能应战：
《世界电子商情》硬核浮点DSP模块缩短6-12个月的开发时刻
首要，浮点规划有必要手动转化为定点，这需求一名十分有经历的工程师。即便这样，在验证阶段也无法完结同仿真阶段相同的数值精度。
其次，关于算法的任何过后修正依然需求手艺完结。一起，体系中任何针对定点算法的优化过程都无法在仿真过程中得以表现。
第三，体系集成和测验过程中呈现的问题，或许的原因大多来自下列任何一项或几项：手动转化过程中的过错、数值精度问题、或是算法自身就存在缺点。找出这些问题是十分困难的，但是，Altera的浮点FPGA却能够处理上述一切问题。
为了协助硬件规划人员、根据模型的规划人员以及软件编程人员在器材中轻松完结高功用浮点DSP模块，Altera还一起供给多种东西流程，包含：
* DSP Builder高档模块库供给了根据模型的规划流程，规划人员运用业界规范MathWorks Simulink东西在几分钟内就能够完结体系界说和仿真，直至体系完结。
* 关于软件编程人员，Altera在FPGA编程中首先运用了OpenCL，并面向FPGA供给根据C言语的通用高档规划流程。Arria 10 FPGA浮点DSP模块结合运用方便的开发流程，为软件编程人员供给了硬件直接转译办法，协助他们缩短了开发和验证时刻。
2014年下半年，Altera将供给面向Arria 10器材中硬核浮点DSP模块的浮点规划流程，包含演示和基准测验。在此之前，用户能够选用Arria 10 FPGA开端规划，运用软件浮点技能来完结浮点功用，在得到规划流程支撑后，软件东西会主动(一次从头编译)将浮点算法无缝映射到硬核浮点运算中，而不用运用软核逻辑。
