本文介绍了一种依据DSP的双通道数字存储示波器的规划计划。该数字存储示波器首要由DSP数字信号处理器、前端调度电路、A/D转化模块，数字存储模块，FPGA芯片、电源模块等组成，完结了高速数据收集和大容量的数字存储以及很高的模仿带宽。
1.导言
数字存储示波器有别于一般的模仿示波器，它是将收集到的模仿电压信号转化为数字信号，由内部的微处理器进行剖析、处理、存储、显现或打印等操作。这类示波器一般具有程控和遥控才能，经过GPIO接口还可将数据传输到计算机等外部设备进行剖析处理。跟着大规模集成电路的不断发展，功用强壮的DSP数字信号处理器的实时性越来越强。DSP凭仗其强壮的数字信号处理才能，为数字示波器的数据收集体系的完结供给了一个牢靠而又有用的渠道，而且进步了数字存储示波器的采样速率、存储深度、波形捕获才能等目标。
本文描绘的数字存储示波卡是一种依据DSP的双通道数字存储示波器。该示波器选用的是TI公司的TMS320F2812芯片，它具有高速的数字信号处理才能和滤波功用以及实时、大容量波形存储、快速的信号处理等特性。而且本数字存储示波器具有便携、操作简略、精确度高、采样速率大等长处。
2.整体规划
数字示波器首要由前端稳压处理电路、AD转化电路、集成于FPGA芯片的NIOS体系及各种操控电路和SDRAM、各种键盘和LCD接口等组成。其间DSP芯片作为后端处理的中心运用的是TI公司的TMS320F2812.它是32位定点DSP芯片，内含128K*64位的片内Flash存储器18K*16位的数据/程序存储器以及4K*16位的BootRom,FPGA芯片作为前端收集操控处理器，运用的是Altera公司的EP2C5Q208,它是Cyclone系列的一款低本钱FPGA芯片具有多达119808bit的内部RAM,4608个逻辑单元，支撑Altera公司的NIOSII及SOPC,可满意规划要求。
如图1所示，被测信号首先从通道1或通道2,因为两个通道接纳到的模仿信号的幅值处于不安稳状况，有必要经过调度电路处理成A/D转化电路能够接纳的电压规模，不然会引起十分严峻的成果。A/D转化电路能够把调度后的模仿信号经过采样、坚持、量化、编码等进程后转化成数字信号，在SDRAM操控器的效果下送入FPGA芯片。在FPGA内置的NIOS的整体操控下，运用内部的FIFO进行缓冲和相应的数据处理。
在本规划中，DSP是整个示波卡数据处理和显现的中心，进行首要的数据处理，而且输出处理成果和相应的操控信号。FPGA在DSP宣布的操控信号的效果下进行作业。DSP是一种高速的数字信号处理器，经过FPGA处理并保存于缓冲存储器中的数据，在DSP操控信号效果下，将数据送入SDRAM中的原始缓冲区中。再经过DSP各种差值和滤波等算法的处理后，送入示波卡的显现缓冲区，用于在LCD屏上的波形显现。
2.1前端调度电路和A/D采样的规划
一般A/D芯片答应输入的电压起伏都是固定的（-0.5v~+0.5v），由各种信号的衰减和扩大以及电压偏置网络组成的预处理电路，担任把前端接纳到的不安稳的模仿信号经过办法和衰减之后，安稳在答应输入的电压规模内。整体来说，前端预处理电路由两部分组成，一是由继电器和RC一起组成的衰减网络，既能够防止信号的失真又能够便利数字存储示波卡的基准调理；二是由两片运放AD8008组成的阻容匹配网络和驱动扩大电路。AD8008是具有双通道、高功用、电流反应型扩大器，其具有超低失真和噪声特性，带宽为650MHz,而且具有宽电源电压规模（5V~12V）。
数据收集的中心是A/D转化功用。尽管DSP芯片自身具有A/D转化的功用，可是为了进步其作业速度，本规划选用两片AD9288完结模数转化的作业。在采样时钟的操控下，构成180度相位差，满意200MS/s采样速率。
AD9288是一款双核8位单芯片采样模数转化器，内置片内采样坚持电路，具有低本钱、低功耗、小尺度和易于运用等特性。AD9288选用100MSPS转化速率作业，在整个作业规模内都具有超卓的动态功用。AD9288的输出为二进制码，送入FPGA存储模块后，可直接存储。每个通道均能够独立作业，最高可达475MHz模仿带宽，能够使双通道并行作业。
2.2触发电路
触发电路是信号收集体系的重要功用电路，其根本功用是供给一个安稳的触发相位点，用作水平扫描时基的时刻参阅零点，使波形在显现屏上安稳显现。本收集电路规划完结了一个周期和被测信号相关的触发脉冲信号，操控ADC数据收集。
触发电路的中心部件是高速电平比较器，本收集电路中选用的是AD96685芯片和LT1713芯片。触发电路如图3所示。TrigLevel信号是迭加了源信号低频重量的比较电平，Ref是参阅电位，TrigSource信号是被触发的源信号。经过改动TrigLevel信号的电平值，完结触发电平的调理。经过LT1713比较整形后输出一对ECL差分时钟TrigP和TrigNP,再经过电平转化后送入FPGA内触发器。
2.3供电电路的规划
数字存储示波卡的电源首要分三部分，一部分给高速A/D转化器供电，第二部分给FPGA供电，第三部分是给DSP芯片供电。考虑到本钱和有用性等要素，运用比较常见的可调电源LM1117为A/D转化器和FPGA供电。
A/D转化器需求的额外供电电压是+3.3V,单片A/D转化器在正常作业的情况下的功率是689mV,故消耗的电流在210mA左右，LM1117的额外供电电流800mA,运用两片可较好满意要求。FPGA供电分为内核供电和IO端口供电。内核供电电压为1.2V,由LM1117供电；IO端口能够进行包含1.5V、1.8V、2.5V、3.0V和3.3V等多种装备，其电源也相同由LM1117来供给。示波卡的运算扩大器和场效应管等器材所需的负电压则由LM2991来供给。LM2991是输出可调低压差稳压器，输出电压调理规模为-2V至-25V（输出电流为1A）。
DSP需求作业在更安稳的电压下，在示波卡的规划顶用到了由TI公司出产的双电压输出芯片TPS70151.该芯片能够一起供给两路不同的电压，而且能够经过人为操控去改动上电次序。如图4所示，两路输入VIN1和VIN2都被接到VDD5,VOUT1和VOUT2输出3.3V和1.8V.SEQ能够用来操控上电次序，接地阐明被置为低电平，那么VOUT1先输出3.3V,直到VOUT1输出电压到达2.7V左右时，VOUT2才开端有输出电压。MR1和MR2被用来人为的设置输入电压1和输入电压2,可用于操控RESET的输出电平，当两个引脚的任何一个输入电平为低时，那么RESET输出低电平。其他的操控端与DSP芯片衔接，那么咱们能够经过在DSP中编写C言语程序的方法到达对电源电压的操控。
2.4LCD显现的规划
在本规划中，选用的LCD是FY43-4827-65K,具有480*272的高分辨率的五颜六色TFT显现屏。选用16位规范8080总线接口方法、颜色支撑65536色使图画。超高的24MHz无等候总线读写速度，单点读写周期高达42ns,无需任何等候，能够和任何高速体系接口。独有显存更新窗口设定功用，用户可任意指定读写区域。
对缓冲区的较高要求，示波卡需求对体系内存进行扩展，所以参加SDRAM作为显现缓冲区，用于存储暂时数据、中心成果。
LCD以ILI9320为操控器，ILI9230具有一致的时序逻辑（如图5所示）和十分丰富的指令编码，支撑MSP430、51、DSP、FPGA等系列CPU.依据LCD操控器中不同的指令编码和DSP中的数据端口界说，还能够自行规划对LCD的操控指令和编程方法，完结对LCD屏上显现方位、显现内容以及颜色的组合操控。
如图6所示，DSP经过数据总线与SDRAM的数据交换，把处理后的数据送入显现缓冲区中。一起DSP也能够经过操控总线向ILI9230发送指令，使其从SDRAM中读取数据，并送入LCD显现，这样就完结了一个显现的进程。
3.结束语
本文选用DSP与FPGA相互配合的计划，规划出了一种嵌入式数字存储示波器。在无操作体系的情况下，完结波形处理和显现以及键盘操控，进步了CPU的运转功率。在本计划中，FPGA作为前端的电路逻辑操控的中心，并做前期的一些数据处理；而DSP做作为本规划中整个体系的中心，示波器的滤波、差值进程以及显现和操控功用均在DSP芯片上完结，数字存储示波器的实时反映速度得到进步。经过实践的测验和运用，该示波器已根本到达了初期的规划要求，各项功用也到达了预订目标。
