跟着大规模集成电路和高速、低功耗、高密度存储技能的开展，SDRAM动态存储器因容量大、速度快、价格低廉等长处，现已成为PC内存的干流。但是SDRAM存储器内部操控逻辑十分复杂，时序要求也十分严厉，因而需求规划专门的SDRAM 操控器来完结体系对SDRAM的拜访。
存储操控器是嵌入式微处理器中AMBA-AHB总线与片外存储设备之间的接口，完结总线主设备（CPU或DMA）与片外存储设备（SDRAM或SRAM）的数据传输，其功能与功能决议着嵌入式微处理器所支撑的外部存储器的类型以及外部存储器的拜访速度，从而决议着整个嵌入式体系的处理速度。AMBA总线标准成为嵌入了式微处理器内片上总线的标准，规划根据AMBA总线标准，支撑嵌入式体系常用存储器类型的存储操控器IP具有十分大的现实意义。
1 AMBA 总线简介
典型的根据AMBA总线的微操控器架构如图1所示。
它包括一个作为体系骨架的AHB（Advanced High-Performance Bus）或ASB总线，可完结CPU或DMA模块与片外存储器之间的很多数据通讯，以取得大的带宽。
别的，在这条高功能总线上还有一个桥接器以衔接低带宽的APB，而在APB上衔接着大多数的体系外设。用户能够各自独立规划根据这个标准的微处理器以及外围IP，进步了体系的开发功率及模块的可重用型［6］。
其间，AHB 总线是一种支撑多总线主机的高功能总线，用于高功能、高时钟频率的体系，它确保了处理器与片外存储器的有用衔接。一个完好的AHB传输进程能够分为地址传输阶段和数据传输阶段，地址传输阶段传输地址和操控信号，而数据传输阶段传输的是读写数据和呼应信号。AHB 总线支撑流水线传输，也就是说在前一个数据传输阶段能够一起进行下一个地址传输阶段，前后不同的传输阶段能够堆叠起来以进步体系的数据处理速度。
2 SDRAM 作业原理
SDRAM 是一种高速高容量同步动态存储器，比较于SRAM 等静态存储器具有容量大、速度快、价格低廉等长处，成为图画处理中常用的数据存储器。但因SDRAM存储结构的特殊性，需求对SDRAM不断进行预充电、改写等操作以坚持数据不丢掉。SDRAM 内部的操作是经过总线指令完结的，指令由RASN、CASN 和WEN信号联合发生，如表1所示（H表明高电平，L表明低电平）。
SDRAM上电后有必要按一种确认的方法初始化。在上电安稳后100 μs时间内存储器不接受除NOP以外的任何指令。当100 μs往后，经过操控器向SDRAM一切bank 宣布预充电（Precharge）指令［8］，使SDRAM 一切bank进入待机状况。之后，要对SDRAM 接连履行两个主动改写操作，使SDRAM 芯片内部的改写及计数器进入正常运转状况。两个改写周期结束之后，开端对SDRAM 的形式寄存器（Mode Register）进行操作，形式寄存器用来决议SDRAM将以何种作业形式作业。整个初始化进程如图2所示。
3 SDRAM 操控器与AMBA-AHB 总线的联系
本规划根据AMBA-AHB总线的slave模块，SDRAM操控器处在片内AHB 总线与片外存储设备之间，作为一个从机挂在AHB总线上。它一边需求经过AHB总线接口模块与AHB总线通讯，因而有必要契合AHB总线标准；另一边又需求给外部存储设备供给操控信号，以完结对外部存储设备的读写操作。操控器接纳来自总线主设备的契合AMBA-AHB 总线标准的数据传输恳求，发生正确的读写操控信号给SDRAM 存储器，以完结总线的数据传输恳求。
AMBA 2.0总线为嵌入式微操控器界说了一套片上总线标准，因而本规划是独立规划的根据该标准的外围IP.
4 SDRAM 操控器体系规划架构
SDRAM 操控器与AHB 总线接口在整个体系中的衔接联系如图3所示。
4.1 AHB-slave总线接口电路
AHB-slave总线接口电路用来完结SDRAM 操控逻辑与AHB-master之间的信号传输。
依照AMBA 总线标准要求，AHB 总线从设备（slave）在总线时钟上升沿，HREADY信号（由从设备宣布）为高的情况下，有必要锁存来自AHB总线的总线操控信号、数据信号、地址信号等，以供内部译码模块以及其他各模块运用。
