项目布景及可行性剖析
项目名称：根据FPGA低本钱数字芯片主动测验仪的研制
研讨意图：运用VertexⅡ Pro 开发板体系完成对Flash存储器的功用测验。
研讨布景：
跟着电路杂乱程度的进步和尺度的日益减缩，测验已经成为迫切需求处理的问题，特别是进入深亚微米以及高档成度的发展阶段以来，通过集成各种IP核，体系级芯片(SoC)的功用愈加强壮，一起也带来了一系列的规划和测验问题。
测验是VLSI规划中费用最高、难度最大的一个环节。这主要是根据以下几个原因：
1、现在的IC测验都是通过ATE(主动测验仪)测验渠道对芯片施加测验的。由于ATE的价格昂贵(一般都是几百万美元每台)，因而测验本钱一向居高不下，这便是导致测验费用高的最主要原因。
2、跟着VLSI器材的时钟频率呈指数增加，在这种情况下，高频率、高速度测验的费用也相应的进步。
3、VLSI器材中晶体管的集成度越来越高，使得芯片内部模块变得愈加难测，测验的杂乱度越来越大，这又进步了测验本钱。
本次研讨期望能够运用FPGA部分完成ATE的测验功用，这样就能够在某种程度上大幅度下降测验本钱，一起有能够满意测验的要求。
功用特色：
完好的测验结构，较完善的测验功用。
运用March C的优化算法，测验时刻较短。
能够掩盖Flash存储器的大部分毛病。
研讨立异点：
1、低本钱、高性价比;
2、具有敞开架构;
3、体积小、便携.
项目实施方案
1 Flash存储器的毛病类型：
1)固定型毛病(SAF毛病)：存储单元稳定的存储1或0的功用型毛病。
< 2)变迁毛病：存储单元不能从0状况变迁到1状况(↑)或许不能从1状况变迁到0状况(↓)的毛病。
3)耦合毛病(CF毛病)：一个存储单元的值或许由于其他存储单元状况的改动而改变的毛病。其构成的原因有短接或寄生效应。
耦合毛病有三种方式：反相、同势、桥接/状况。
反相(CFins)：一个存储单元的状况改变引起其他单元值变反的现象。
同势(CFids)：一个存储单元的状况改变引起其他单元的值为一特定的逻辑值(0或1)的现象。
桥接和状况(SCF)：一个存储单元的确认状况导致另一个存储单元处于特定状况的现象。
4)数据保持失效(DRF)：存储单元通过一段时刻后无法保持自己的逻辑值的毛病，这种失效一般是由上拉电阻断开引起的。
以上四种毛病模型是一切存储器都或许存在的失效模型。
别的，Flash还有以下几种失效模型。5)栅极编程搅扰(GPD)和栅极擦除搅扰(GED)：对一个存储单元的编程或擦除操作引起同一字线上的别的单元产生过错的编程或擦除操作。
6)漏极编程搅扰(DPD)和漏极擦除搅扰(DED)：对一个存储单元的编程或擦除操作引起同一位线上的别的单元产生过错的编程或擦除操作。
7)过度擦除(OE)：对存储器的过度擦除将会导致对该存储单元的下一次编程不起作用，然后无法得到正确的操作成果。
8)读搅扰(RD)：对一个存储单元的读操作引起对该单元的过错编程。
以上的毛病都归于阵列毛病，还存在周边电路毛病。
9)地址译码失效(ADF);特定的地址无法存取对应存储单元，或多个单元一起被存取，或特定的存储单元能够被多个地址存取。
2 March C 算法：
< 根据以上列出的Flash 存储器的毛病模型，需求挑选掩盖率高，效率高的测验算法对其进行测验验证。
本次研讨选用March C算法来完成。其表明为：
{↓↑(w0);↑(r0,w1,);↑(r1,w0);
↓(r0,w1); ↓(r1,w0); ↓↑(w0)}
其间，符号含义如下：
↑表明地址升序
↓表明地址降序
↓↑表明地址升序或或降序均可
w0写0操作
w1写1操作
r0读0操作，期望值为0
r1读1操作，期望值为1
March C算法是运转时刻为10N，其间N表明存储器的存储容量。
其毛病掩盖率可到达90%以上。
别的，研讨过程中将对March算法进行优化。
3 硬件电路
2.需求的开发渠道
由于需求PowerPC进行处理，所以挑选高档板-Virtex-2 Pro(内置2个PowerPC,SDRAM, Ethernet,CF,SATA,音频Codec)
需求的基本功用：内部PowerPC处理器 、 SRAM Flash 、 USB1.1/2.0、 RS-232、 LCD显现
需求的其它资源
1.FPGA与DUT接口、DUT模块规划
2.测验设备
PC机、万用表、示波器等
3.政策、开发工具
ISE、EDK、CAD等。
