需求很多数字处理的电子体系常常运用FPGA或CPLD等现场可编程器材完成，而不是运用定制专用集成电路(ASIC)。尽管定制ASIC或许比现场可编程器材具有本钱优势，但现场可编程器材具有即时制作周转、低发动本钱以及规划速度和便利性等长处。这些长处已使FPGA和CPLD成为完成以太网交换机和路由器、存储局域网设备和多媒体内容传输体系等杂乱数字体系的首选器材。
运用FPGA或CPLD进行电路规划的流程由以下几个一般进程组成：规划进口、规划承认、规划汇编和器材编程。规划进口阶段由捕获规划组成，不是经过运用电脑辅佐规划东西创立图形化原理图，便是经过运用Verilog或VHDL等硬件描绘言语来描绘电路。在捕获规划之后，经过运用电路模仿来查验正确的功用性和功用加以验证。假如电路没有到达要求功用，则工程师师就回到规划进口阶段对规划加以调整，然后重复规划验证阶段。规划进口和规划验证进程或许重复屡次，才能使规划能够满意悉数功用和功用要求。在取得令人满意的规划之后，工程师运用FPGA或CPLD器材供货商供给的软件对规划进行“汇编”，用于对完成规划的器材进行装备。编译构成的文档被下载到FPGA或CPLD，并给内部逻辑器材编程使之具有正确的功用性。
为现场可编程器材供电
一般运用三个根本电源轨对FPGA供电：中心电源轨、I/O电源轨和辅佐电源轨。其间每个电源轨都具有不同的负载电源要求。中心电源轨VCCINT，向器材的内部逻辑供电，一般具有最严厉的电流要求。对上几代的FPGA，VCCINT上面的电压或许高达3.3V，而现在的器材则低至1.2V。I/O电源轨VCCIO为FPGA的输入/输出模块供电。该电源轨上的电压或许是1.5V、1.8V、2.5V或3.3V，取决于所选用的I/O规范。详细挑选什么I/O规范，受FPGA将与之通讯的器材左右。辅佐电源轨VCCAUX用于为FPGA上面的数字时钟管理器和JTAG I/O供电，电压一般是2.5V或3.3V。
可变的功率要求
经过重复上述的规划汇编和下载进程，工程师能够随时改动FPGA或CPLD的编程和装备。FPGA依据新规划的要求进行从头装备没有次数约束。不需改动电路板上的线迹、不需求替换元件、不需求从头焊接，因而能够十分敏捷及便利地处理毛病和进行调整。别的，能够为给定的规划添加功用和特色，而关于物理规划并无影响。这使现场可编程器材取得巨大优势，能够作为杂乱的数字体系的完成手法。
可是，取得这样的灵敏性也需求付出代价。FPGA的电源要求，详细而言便是它要耗费的电源电流，与规划的杂乱程度成正比。对FPGA进行从头装备，使其具有新的功用，将改动对为其供电的电源体系的要求。FPGA被运用的程度越高，它需求的电流就越大。电流需求也会跟着时钟频率的上升而添加，因而FPGA速度越快，它耗费的功率越大。因而，FPGA功用的改动将决议电源规划的改动。
单片双通道降压转化器
为了满意关于紧凑和灵敏的电源体系的需求，以及为数字规划者供给能够敏捷规划和从头装备FPGA电源的处理方案，Intersil推出了ISL65426。ISL65426是一种具有双路输出的单片同步降压转化器，能够供给高达6A的整体负载电流，功率高达95%。两个输出电压是逻辑可调理的，或者是电阻可调理的，用户可对每个输出通道的负载电流进行装备。因而，假如FPGA/CPLD功率需求在规划进程中发生改动，只需为每个通道从头指定负载电流就能满意新的要求。
这种彻底集成的同步降压DC/DC转化器消除了挑选功率MOSFET、确认环路补偿参数等方面的工程作业，并简化了电感和电容的挑选进程。整体元件数量削减，因为内部高阶MOSFET是运用PMOS器材完成的，而不是典型的NMOS器材，然后不需求自举电容。内部数字软发动才能和内部环路补偿消除了外部软发动电容器和外部RC补偿网络。热增强型QFN封装，1.1MHz的高作业频率和BOM元件数量削减，成果了面向FPGA和VCCINT和VCCIO电源轨的紧凑型电源处理方案(图1)。
图1：ISL65426的功用性结构图
可装备负载电流才能
ISL65426运用了由用户可装备电源模块组成的共同架构，有利于快速规划电源体系。该电源模块架构答应区分六个1A模块划，具有四种电源装备挑选。每个同步转化器通道与一个主电源模块般配。剩下的四个电源模块是隶属模块，用户能够把它们分配给任何一个主转化器通道，如图2所示。
图2：ISL65426电源模块架构
运用这些电源模块，能够指定ISL65426的每个通道的负载电流才能。芯片包括两个逻辑引脚，即ISET1和ISET2，依据下表为每个通道组织负载电流分配：
每个电源模块都有自己的电源衔接――PVIN，以及电感衔接――LX。ISL65426能够用来调理来自一个或两个输入电源的输出电压。跟着给定电源规划对负载电流的要求发生改动，能够以最小的尽力来从头调整规划。因为ISL65426包括内部电源开关，并且是内部补偿，因而通道之间的负载电流分配的改动经过改动ISET1和ISET2的逻辑电平，以及到芯片的PVIN和LX衔接就能完成。图3和图4所示为一些典型的装备。
图3：单电源3A/3A输出电流装备中的ISL65426
图4：单电源4A/2A输出电流装备中的ISL65426
灵敏的输出电压挑选
ISL65426能够在不运用外部反应电阻的情况下规划每个通道的输出电压。V1SET1、V1SET2、V2SET1和V2SET2等四个逻辑引脚从一个通用值清单中为每个通道挑选输出电压。实质上是一个2位VID输入，为从头规划和重定方针供给了进一步的便当，因为它答应经过逻辑，而不是经过对电源板及其元件进行物理改动来调整输出电压，然后能够敏捷和可靠地完成改动。别的，这个2位VID输入答应对这些体系中的ISL65426转化器通道的输出电压进行数字化操控，并且在这些体系中需求这样的操控。表1列出了输出电压挑选。
表1：输出电流装备
表2：输出电压装备
不用运用反应电阻，简化了规划，削减了元件数量并进步了体系的整体精度。但这种输出电压挑选的便利性并未献身规划灵敏性，因为ISL65426保留了设置输出电压的传统电阻分压器办法。芯片的内部基准电压是0.6V，在运用5V的输出电源时，经过电阻反应能够把每个通道的输出电压设定在0.6?V之间的恣意值。
集成毛病维护
ISL65426具有过压、欠压、过流和过温维护机制，以便把悉数毛病监控和维护功用都彻底集成到一个芯片之中，并且不需求运用外部元件。在过压情况下(输出电压高于过压水平――基准电压的115%)，ISL65426将主动地尽力调理输出电压，使之下降到规定值。在欠压维护情况下，对反应电压进行监控，并与欠压水平(基准电压的85%)进行比较。假如在一个转化器通道上检测到欠压景象，则一个4位计数器就累加一次。假如在同一个开关周期中探测到两个转化器通道都呈现了欠压景象，则该4位计数器就累加两次。每逢转化器通道上探测到欠压景象，这个计数器就持续累加。一旦计数器溢出，欠压维护逻辑就把两个转化器都堵截。
过流维护电路也选用了一个4位计数器记录过流事情。对每个电源模块中的电流进行丈量并与和所用的详细电源模块装备相适应的过流水平加以比较。假如测得的电流超越了过流阈值，一个4位加/减计数器就加1。假如测得的电流在计数器溢出之前降至过流阈值下方，则计数器重置。假如两个转化器通道都在同一开关周期内呈现过流现象，则计数器就加2。一旦计数器溢出，两个转化器通道就被堵截。假如在同一个周期中测得的两个转化器通道的电流都降至了过流水平的下方，则计数器重置。
最终，在过温维护方面，一个内部温度传感器接连监控ISL65426的节温，假如温度超越150°C，传感器就指令ISL65426封闭两个传感器通道和栓锁(latch off)。
电压监控与电源时序操控
ISL65426的每个转化器通道都具有自己的使能信号和电源杰出信号(power-good signal)。这样就能够完成对每个输出电压的独自操控和监控，使电压追寻和电源时序监控成为或许。有两个使能信号――EN1和EN2，用于启用或禁用每个通道。还有一个体系使能信号EN，能够用于一起发动或封闭两个通道。当接收到使能信号并且通道被启用时，一个数字软发动功用经过以20ms的固定距离来逐步进步基准电压来提高输出电压。关于电压监控，每个转化器通道都有自己的电源杰出信号，当某个通道的输出电压超出调理极限时能够被确认。关于ISL65426的两个输出电压的时序测定是经过把一个通道的电源杰出信号衔接到另一个通道的使能输入来完成的。在这个装备中，第二个输出当第一个输出处于调理进程中时不会开端软发动周期，如图5所示。
图5：ISL65426的电源时序操控
完好的FPGA电源处理方案
因为装备便利、具有集成的电源器材、功率高、具有集成的毛病监控和维护、支撑运用陶瓷%&&&&&%器和RoHS兼容，ISL65426代表一种完好的和环境友好的电源处理方案。在整体FPGA或CPLD体系施行进程中，能够快速、便利及可靠地施行规划改动，然后能够缩短规划周期和削减规划重复。
