1 导言
近年来，跟着无线通信技能的迅速发展，对全集成、高功能、低成本的无线收发机的需求变得越来越火急。而发射机体系中的一个要害模块便是功率扩大器，从功耗方面考虑，功率扩大器的功率损耗在发射机的总功耗中占有很大份额。所以一个高功率的CMOS 功率扩大器的规划就显得尤为重要。而跟着RF CMOS技能的不断发展 ，使得根据Si CMOS工艺的射频集成电路在GHz频段上的功能上有了很大的进步，并且它具有高集成度、低功耗、低成本的特色，可以和基带数字电路相兼容。终究可以完结片上体系集成(SOC)。所以近年来关于Si的CMOS射频集成电路的研讨成为国际上研讨的热门。
功率扩大器一般分为线性和非线性两大类，线性扩大器有四种： A、B 、AB和 C，它们的首要不同在于栅极偏置状况不同，这类传统的功率扩大器具有较高的线性度，但功率较低;非线性扩大器首要有D、E和F。关于本文的无线局域网而言，因为要求具有高线性。所以两级别离选用的是A和AB类扩大形式。
2 功率扩大器的电路规划
一个典型的功率扩大器一般包含输入匹配网络、晶体管扩大电路、级间匹配网络、偏置网络和输出阻抗匹配网络等 ,如下图1所示。
图1 功率扩大器结构框图
2.1 自偏置共源共栅(Cascode)结构
关于功放而言，规范的0.18um CMOS工艺的晶体管漏栅间的最大电源电压为2V，击穿电压大约是4V。在功放中，管子漏端的直流与沟通电压之和可到达2-3倍的电源电压，这就给管子的栅氧化层带来击穿的风险。在规划PA时，晶体管所能接受的最高电压Vmax遭到晶体管击穿电压的约束，而最小电压则遭到Knee电压的约束。而功率扩大器选用Cascode结构可以缓解晶体管击穿的压力，进步功率扩大器输出电压的摆幅，然后下降对晶体管最大电流才能的要求，进步功率扩大器的功率，并减小输出晶体管的尺度。实践在共源共栅结构的扩大器中，共栅晶体管是电压击穿和热载流子效应的瓶颈。
所以本文选用了Cascode自偏置结构和厚栅器材，不只可以改进深亚微米CMOS器材的低击穿电压，一同还可以减小热载流子效应影响。图3所示的传统Cascode扩大器中M2的栅漏电压波形，Vg2一向固定在3V，Vd2的正峰值电压在4.8V，所以栅漏电压差为1.8V。为了战胜这个问题，图4所示为自偏置Cascode结构扩大电路，该结构把M2管的漏端沟通电压Vd2引进到栅端Vg2上，使咱们在规划功放时两个MOS管尽可能有相同的最大漏栅电压。所以，在热载流子效应呈现之前M2管有一个大的信号摆幅。对G2的偏置是经过Rb-Cb来完结的。图6所示为M2管的Vd2对Vg2的电压波形，其最大电压差为1.4V。与传统电路比较下降了0.4V，所以自偏置的M2管的Vdg的电压差相对传统结构的M2管下降了23%。
图2 传统的Cascode扩大器
图3 传统的Cascode扩大器中M2的栅漏电压波形
图4 自偏置Cascode扩大器
图5 自偏置Cascode扩大器的等效电路图
根据上面的等效电路图，咱们可以得到两个
的表达式：
(1)
(2)
同理，咱们也可以得到两个
的表达式：
(3)
(4)
把(2)式代入式(3)和式(4)，并令它们持平可得下面的增益表达式：
(5)
(6)
(7)
(8)
从(8)式的增益表达式可知，假如Rb或cb添加，扩大器的增益都会有所添加，可是经过电路仿真后的电压波形可知，若Rb或cb添加，导致Vg2的电压摆幅的下降，然后漏端节点电压波形将会在输入功率较低的状况下就开端失真。所以Rb或cb的值不只要根据M1和M2管尽可能有相同的栅漏信号摆幅，一同也力求在增益和线性之间有个较好的折中来确认。
图6 自偏置Cascode扩大器中M2的栅漏电压波形
2.2 功率扩大器的规划与仿真
关于本文的无线局域网运用而言，因为选用的对错恒包络调制，要求具有高线性，所以本功率扩大器榜首级作业在A类，第二级作业在AB类。A类扩大形式能供给更好的线性度，而AB类扩大形式比A类扩大形式又具有更高的功率。所以，本文的功放在线性度和功率之间进行了较好的折中。
2.2.1 扩大电路规划
为了到达功放的规划要求，因为高频下单级扩大器不能完结预订的功率增益目标,所以选用两级扩大结构。如图7所示，榜首级选用共源共栅结构,在供给适宜的电压增益的一同 ,进步了前后级电路的隔离度，为阻抗匹配供给了便当条件。第二级选用的是厚栅的共源结构以接受更高的电源电压。主体分为以下几个部分：(1) C1、C2、L1为输入阻抗匹配，片内完结，使电路的输入端与50Ω端口匹配。
L3为榜首级扩大电路的扼流电感，考虑到功放中流过的电流很大，片外完结。(2) M1与M2为驱动级。(3) C5、C6、L4为级间匹配网络，除了两级之间匹配外,还可以用于调整扩大电路的增益平整度[5]。(4) M3为功率级。(5) C8、C9、L7构成∏型输出匹配网络，可以有用按捺偶次谐波重量，完结最佳负载匹配[6]。为了削减损耗，输出匹配网络C8、C9、L7和扼流电感L6也选用片外完结。(6) CMOS的接地电感对扩大器的增益和功率有很大影响，所以在电路仿真时把键合线和pad的寄生效应一同考虑了。其间L2和L5为多PAD的键合线电感。
图7 功率扩大器电路图
2.2.2 仿真成果
电路的功能仿真和优化是运用Agilent 公司的ADS(Advanced Design System)软件完结的。扩大器中的晶体管作业在大信号状况，非线性效应十分明显，因而规划扩大器电路时，小信号电路的等效模型不再适用，有必要充分考虑晶体管的非线性特性。图8为仿真得到的输出功率、增益和PAE随输入功率的改变曲线。由图可知，在输入功率小于0dBm的信号范围内，该功放的增益有22dB。在1dB功率增益紧缩点处输出功率为22dBm，相应的PAE为30.4%。图9为功放的S11参数随频率的改变曲线图，由图可知，S11在中心频率2.45GHz邻近都小于-20dB所以输入匹配根本到达规划要求。
图8 输出功率、增益和PAE随输入功率的改变曲线
别的，仿真所得到的其它重要参数有：输出三阶交接点约为29 dBm;安稳因子K在作业频段内有K>1。
图9 功放的S11参数曲线
2.2.3 地图规划
地图规划选用了 Cadence软件。功率扩大器选用 SMIC 0.18μm CMOS工艺。其间扩大电路中运用的晶体管选用射频模型。本地图规划首要考虑了以下几个方面的问题：
(1)因为功放中流过的电流很大，所以在电源线和地线选用几层金属并联的方法来防止产生电搬迁。(2)接地键合线的寄生电感严重影响各级电路的功率输出。所以，为了使接地键合线寄生电感尽量小，设置多个对地焊盘并引出多条键合线到地线上。(3)关于高频信号线 ,尽量选用顶层和上层金属 ,且最好遵从最短信号线的准则用于削减寄生%&&&&&%、耦合等要素引起的损耗。
图10 PA地图
3 定论
选用SM%&&&&&% 0.18um CMOS 工艺RF模型规划了作业于2.45GHz WLAN的功率扩大器。经过自偏置技能的运用，该功放作业在3V电源电压下，其仿真功能目标标明最大输出功率可达24.5dBm，对应的PAE到达40%，功率增益为23dB，合适无线局域网802.11b的体系运用。
