1 导言
近年来，在导航、制导、精细丈量、精细授时方面，GPS得到了十分广泛的使用。但大多数情况下，接纳机依赖于卫星发射的射频信号来作业，GPS接纳信号功率低，因而易受射频搅扰的影响，这些射频搅扰可能是宽带的、窄带的、无意的或有意的。许多学者针对该问题进行研究，提出许多办法，其间智能天线技能具有较强的抗搅扰才能，已成为新一代GPS抗搅扰发展方向之一。本文在已有的GPS接纳机基础上，以改进接纳机接纳有用信号信噪比、进步抗搅扰性能为首要方针，提出一种依据智能天线技能的GPS抗搅扰体系，并进行硬件完结。
2 智能天线原理
智能天线的基本原理是依据接纳原则主动的调理天线阵元的起伏和相位加权，以到达最好的接纳作用。图1是智能天线体系框图，信号s(t)经天线接纳，然后与权矢量w相乘，以调整各通道接纳信号的相位和起伏，最终对加权信号后的信号求和，得到阵列输出y(t)，其间信号s(t)和权矢量w是复数。
图1 智能天线体系原理
智能天线阵元摆放办法有多种，首要有线阵、方阵、圆阵等。本体系选用了圆阵。圆阵是指M个相同的全向阵元在半径为R的圆周上等距离摆放的天线阵，如图2所示。
图2 圆形天线阵示意图
阵列的第m个阵元与第0个阵元的视点为
.设信号入射和第0个阵元的夹角为
，假如以圆心作为相位参阅基准，则在某时间圆心和第m个阵元接纳到的信号的复包络之间的相位差为
(1)
则来自
的信号呼应可写成：
(2)
其间
为包括波达方向角信息的权值重量，且
，为使
最大则有
(3)
可经过调整复权值w的相位以满意该条件，然后构成相应方向的波束。这种圆形波束构成天线可以在
规模构成恣意方向的波束，这是线阵无法是完结的，所以本体系选用了圆阵天线。
3 体系规划剖析
本体系开发时在自行规划的天线阵、射频前端、上变频器以及已有的GPS接纳机基础上，依据软件无线电的思维，要点规划了高速AD收集部分，多波束构成器，以及数字上变频器部分，在前端将中频信号数字化，之后经数字下变频至基带，在基带对信号完结数字波束赋形和幅相加权，然后对基带数据进行数字正交调制，最终数字上变频至中频信号转成模仿信号，输出到混频器接GPS接纳机。本节从以下几个方面别离介绍：
3.1 高速AD收集规划
关于一个收集体系而言，首要依据输入中频决议选用过采样(over-converter)仍是欠采样(under- converter)。所谓过采样，指依据奈奎斯特(Nyquist)定理，输入信号x(t)的频带在(0,fH)内，只需采样速率fS
2fH，那么就能从采样信号中恢恢复信号x(t)。所谓欠采样技能便是关于带通讯号(频率规模：fL2fH/K≤fS≤(2fH)/(K-1)其间K为整数，2≤K≤fH/(fH-fL)且fH-fL≤fL，此刻信号频谱不会发生混叠。这关于减小运算量很有优点。
依据理论上的ADC的信噪比SNR核算公式：SNR=6.02N+1.7dB+10log10(fS/2fB)可知：抽样速率每增加一倍，信噪比大约可进步3dB。因而，采样速率应尽量高一些。结合本体系的中频频率为70MHz，信号带宽2MHz，咱们选用了AD公司的AD9248，采样频率为40MHz，关于中频载波是欠采样，关于信号是过采样。
AD9248是ADI公司推出的14位双通道数模转化芯片，速度可达65MSPS，每通道功耗仅300 mW，内置两个采样坚持放大器和一个基准源，选用一个多级的带有输出过错纠正逻辑的差分流水线结构，然后供给14位高精度的量化输出，其奈奎斯特频率的信噪比(SNR)高达71.6dBc。该芯片将高速率、高分辨率和小封装的共同结合，与单通道AD比较，可以节约多达40%的印制电路板(PCB)面积，因而十分合适本体系高速多通道ADC的使用。
3.2 数字下变频及基带数据与权值的复乘
中频信号经AD数字化后，需将中频信号搬移至基带得到I、Q数据，然后进行抽取，滤波完结信号提取。因而，数字下变频器由本地振荡器(NCO)、混频器、抽取滤波器和低通滤波器组成，如图3所示。
图3 数字下变频器在本体系中这些功用由榜首级的两片FPGA(超大规模可编程逻辑电路)来完结，每片FPGA操控AD收集四路数据，然后与70MHz数字混频，经数字低通滤波一路作为第二级FPGA的输入，另一路10倍抽取后送入存储单元，作为DSP构成权值样本。
因为下变频得到的基带数据为复数，而权值也是复数，所以基带数据与权值的相乘为复乘。复乘实际上由4个实数乘和2个复数加组成。依据体系规划要求，体系有8路数据，数据时钟为40MHz，在这么短时间里既要完结复乘又要完结数据的输入输出还要完结和其他单元的通讯，关于DSP很难完结实时处理，考虑到多路，故这部分功用也选用FPGA完结，其将榜首级发生的8路32位数字信号进行复乘相加，其成果作为上变频器的输入。本体系FPGA选用ALTERA公司的StratixII EP2S90，其具有90960个等效逻辑元件(LE)，内嵌高速DSP模块(最快能到达370MHz)，完结了专门的乘法、乘加运算及有限脉冲呼应(FIR)滤波器，且内部集成有4.5Mbit的RAM，支撑高速外部存储器，与榜首代StratixI比较，StratixII器材的逻辑密度是前者的2倍，速度也快了50%。因为在其内部八个模块可并行履行，因而确保了体系高速运转。
3.3 权值核算
权值的核算是GPS抗搅扰智能天线算法的中心。本体系的权值由DSP完结自适应算法得到。因自适应算法的运算量很大，体系又要求较高的精度，因而咱们选用了TI公司TMS32C6711 DSP[5]。这是一款高性能的浮点DSP，主频为150MHz。该处理器具有以下特色：⑴32个32位字长的通用寄存器以及8个独立的功用单元：4个浮点/定点ALU, 2个定点ALU以及2个浮点/定点乘法器，在单指令周期下最多可一起履行8条32位指令，利于算法并行完结;⑵该器材内部集成8k字节的程序与数据缓存L1以及64K字节的L2缓存，可完结多变量的缓存;⑶该器材供给16个独立通道的增强型DMA 操控器，以后台办法进行数据存取，有利于CPU集中于算法运算;⑷一个32位的外部存储器接口(EMIF)，可完结总线办法对采样数据以及权值数据的读写;⑸一个16位的主机端口及两个多通道缓冲串行端口(McBSP)，用于操控外围器材;⑹其开发环境CCS2.2具有高效的C编译器，且有免费库文件调用，可用C言语开发高效算法。
3.4 数字上变频至中频
因为要将得到的加权值还原成本来中频射频信号再进入GPS接纳机，所以FPGA加权完之后需将基带信号正交调制到中频载波上去，在数字域完结调制和混频。本体系选用数字上变频器AD9857来完结该功用。AD9857是Analog Devices公司一种单片混合信号的14位积分数字上变频器，采样速率为200MSPS，集成时钟倍频、14位DAC、数字滤波器、直接数字频率合成器(DDS)、用户可编程等功用，可发生直流到80MHz的数字输出和80dB窄带的无杂散信号动态规模，可经过SPI口与DSP通讯。
3.5 USB测验通道
为监测体系中各模块数据是否正确，本体系中特别规划了USB测验通道，选用了Cypress公司的USB2.0接口单片机CY7C68013芯片，可经过总线将各模块数据读出高速送至核算机端软件，便于体系的分步调试剖析。剖析了以上各问题后，咱们依据DSP技能、FPGA技能、USB技能、软件无线电技能规划了一个GPS智能天线接纳体系。
4 依据FPGA+DSP的GPS智能天线体系
GPS智能天线接纳体系如图4所示，它由八路接纳天线、射频模块，高速AD、多波束构成器、数字上变频器构成以及通用GPS接纳机组成。天线阵每个天线单元接受下来的射频信号，经射频模块混频，得到模仿中频信号，经AD9248采样，在榜首级FPGA中完结数字下变频、抽取、滤波后得到16位的I、Q基带数据与DSP送入的权值相乘送入第二级FPGA，在第二级FPGA中完结八路数据的加权，得到的加权数据取14bit后，由AD9857内插滤波正交调制后经其内部DA变成模仿中频信号，送后端混频器接GPS接纳机进行解算，一起核算机端还可经过USB2.0接口恳求各模块数据，经过核算机端进行剖析调试。
图4 体系硬件框图
权值的核算由DSP完结。首要DSP向FPGA在内置双口RAM中缓存512个原始数据，存满后FPGA告诉DSP读出进行算法运算，DSP运算完后再将权值写回FPGA的权值操控寄存器，然后再恳求数据，顺次循环。此外DSP还经过SPI办法与AD9857进行通讯，设置AD9857的初始寄存器状况，操控其输出上变频后的模仿中频信号。依据体系模型，规划的硬件渠道如图5所示，选用了18层FR4结构的PCB。
图5 硬件渠道实物图
5 定论
本文给出了GPS智能天线体系的原理以及体系结构，在剖析了各模块的基础上进行了体系规划，完结了依据DSP技能、FPGA技能、USB技能、软件无线电技能的硬件渠道。本体系在FPGA中完结数字下变频并经过总线办法与DSP进行通讯，相关于基带采样的GPS接纳机结构选用了更少的硬件元件，保留了天线取得的各个阵列信号所包括的悉数信息，一起将大部分的功用经过软件编程的办法完结，增加了体系处理的灵活性和可重复性。现在，本体系已调试经过，并在该渠道上完结了自行提出的一种新式RLS算法，取得了杰出的作用。
