STM32 ADC 采样频率的确认

（4）16.7可编程的通道采样时刻

ADC运用若干个ADC_CLK周期对输入电压采样，采样周期数目能够经过

ADC_SMPR1和ADC_SMPR2寄存器中的SMP[2:0]位而更改。每个通道能够以

不同的时刻采样。

总转化时刻如下核算：

TCONV=采样时刻+ 12.5个周期

例如：

当ADCCLK=14MHz和1.5周期的采样时刻

TCONV=1.5 + 12.5 = 14周期= 1μs

SMPx[2:0]：挑选通道x的采样时刻

这些位用于独登时挑选每个通道的采样时刻。在采样周期中通道挑选位有必要坚持不变。

000：1.5周期100：41.5周期

001：7.5周期101：55.5周期

010：13.5周期110：71.5周期

011：28.5周期111：239.5周期

注：

– ADC1的模仿输入通道16和通道17在芯片内部别离连到了温度传感器和VREFINT。

– ADC2的模仿输入通道16和通道17在芯片内部连到了VSS。

2.具体剖析如下：

（1）咱们的输入信号是50Hz（周期为20ms），开始定为1周期200个采样点，（注：一周期最少采20个点，即采样率最少为1k） ，每2个 采样点距离为20ms /200 = 100 us

ADC可编程的通道采样时刻 咱们选最小的1.5周期，则ADC采样周期一周期巨细为

100us /1.5=66us。ADC时钟频率为1/66us =15 KHz。

ADC可编程的通道采样时刻 咱们选71.5周期，则ADC采样周期一周期巨细为

（100us /71.5） 。ADC时钟频率为7.15MHz。

（2）接下来咱们要确认体系时钟：咱们 用的是8MHz的外部晶振做时钟源（HSE），估量得 经过PLL倍频PLL倍频系数别离为2的整数倍，最大72 MHz。为了 进步数据 核算功率，咱们把体系时钟定为72MHz，(PLL 9倍频)。则PCLK2=72MHz,PCLK1=36MHz；

咱们经过设置时钟装备寄存器(RCC_CFGR)中有为ADC时钟供给一个专用的可编程预分器，将PCLK2 8分频后作为ADC的时钟，则可知ADC时钟频率为9MHz

从手册可知：ADC转化时刻：

STM32F103xx增强型产品：ADC时钟为56MHz时为1μs(ADC时钟为72MHz为1.17μs)

（3）由以上剖析可知：不太对应，咱们从头对以上中 内容调整，提出如下两套计划：

计划一：咱们的输入信号是50Hz（周期为20ms），开始定为1周期2500个采样点，（注：一周期最少采20个点，即采样率最少为1k） ，每2个 采样点距离为20ms /2500 = 8 us

ADC可编程的通道采样时刻 咱们选71.5周期，则ADC采样周期一周期巨细为

8us /71.5。ADC时钟频率约为9 MHz。

将PCLK28分频后作为ADC的时钟，则可知ADC时钟频率为9MHz

计划二：咱们的输入信号是50Hz（周期为20ms），开始定为1周期1000个采样点，（注：一周期最少采20个点，即采样率最少为1k） ，每2个 采样点距离为20ms /1000= 20 us

ADC可编程的通道采样时刻 咱们选239.5周期，则ADC采样周期一周期巨细为

20us /239.5。ADC时钟频率约为12 MHz。

将PCLK2 6分频后作为ADC的时钟，则可知ADC时钟频率为12MHz