LPC21xx CAN 波特率核算

在做技能支持的时分，常常接到这样的客户电话，“在运用开发板上的CAN通讯时，VPB时钟为和光盘例程里的不一样，CAN波特率怎样设置？咱们期望用到的CAN波特率有5K、10K、50K、500K、1000K等”。CAN波特率设置不正确将导致CAN无法通讯，所以，就波特率核算的办法我写了这篇文章，今后再有客户问这类问题，便能够直接把这篇文章发给客户。
CAN波特率的核算公式如下：

其间tcan是CAN体系时钟的一个周期，tbit是一个CAN位周期。

以VPB时钟Fpclk=24MHz，挑选采样点方位在85%左右为佳，即便TESG1/(TESG1+TESG2)在85%左右，2BPS_1000K 0x140002
BPS_800K 0x160002
BPS_500K 0x1C0002
BPS_250K 0x1C0005
BPS_125K 0x1C000B
BPS_100K 0x1C000E
BPS_50K 0x1C001D
BPS_20K 0x1C004A
BPS_10K 0x1C0095

现在以500Kbps为例，首要得到(3 + TESG1 + TESG2) *（BRP+1）= 48, 满意TESG1 /(TESG1 + TESG2)在85%左右，2

第一组采样点在88%左右，第二组采样点在84%左右，所以咱们取第二组，得到TESG1=11，TESG2=2，BRP=2，代入得到CANnBTR寄存器值为0x1C0002。
关于另一个常用的Fpclk=11.0592MHz，相同能够得出相应CANnBTR寄存器值，在此给出部分值，您能够依据自己的需求核算对应的值。
500k 0x170001
250k 0x170003
125k0x170007
100k 0x170009
50k 0x1700013
20k 0x170031
10k 0x170064
5k 0x1700c8

当VPB时钟为4*11059200Hz时，常用波特率与总线时序器对照表（周建功给的，11059200kHz的波特率都是近似的，有差错）BPS = (SAM << 23)|(TSEG2 << 20)|(TSEG1 << 16)|(SJW << 14)| BRP
#define BPS_5K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 879
#define BPS_10K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 439
#define BPS_20K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 219
#define BPS_40K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 109
#define BPS_50K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 87
#define BPS_80K (1 << 23)|(1 << 20)|(4 << 16)|(0 << 14)| 68
#define BPS_100K (1 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 43
#define BPS_125K (0 << 23)|(1 << 20)|(4 << 16)|(0 << 14)| 43
#define BPS_200K (0 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 21
#define BPS_250K (0 << 23)|(1 << 20)|(4 << 16)|(0 << 14)| 21
#define BPS_400K (0 << 23)|(1 << 20)|(6 << 16)|(0 << 14)| 10
#define BPS_500K (0 << 23)|(1 << 20)|(4 << 16)|(0 << 14)| 10
#define BPS_666K (0 << 23)|(1 << 20)|(2 << 16)|(0 << 14)| 10
#define BPS_800K (0 << 23)|(1 << 20)|(1 << 16)|(0 << 14)| 10
#define BPS_1000K (0 << 23)|(1 << 20)|(1 << 16)|(0 << 14)| 8
以下是我自己推导的（仅供参考）
CANBTR(0xE00xx014)

波特率BPS= 上面核算公式

SAM 0：125K及以上波特率
1：100K及以下波特率

Can控制器器只需求进行少数的设置就能够进行通讯,就能够像RS232/48那样运用。
其间较难设置的部分便是通讯波特率的核算。CAN总线能够在必定的规模内忍受总线上CAN节点的通讯波特率的差错，这种机能使得CAN总线有很强的容错性，一起也降低了对每个节点的振荡器精度。
实践上，CAN总线的波特率是一个规模。假定界说的波特率是250KB/S，可是实践上依据对寄存器的设置，实践的波特率可能为200~300KB/S（具体值取决于寄存器的设置）。
简略介绍一个波特率的核算，在CAN的底层协议里将CAN数据的每一位时刻(TBit）分为许多的时刻段(Tscl)，这些时刻段包含：
A． 位同步时刻(Tsync)
B． 时刻段1(Tseg1)
C． 时刻段2(Tseg2)
其间位同步时刻占用1个Tscl；时刻段2占用(Tseg1+1)个Tscl；时刻段2占用(Tseg2+1)个Tscl,所以CAN控制器的位时刻(TBit)便是：
TBit=Tseg1+Tseg2+Tsync=(TSEG1+TSEG2+3）*Tscl，
那么CAN的波特率(CANbps)便是1/TBit。
可是这样核算出的值是一个理论值。在实践的网络通讯中因为存在传输的延时、不同节点的晶体的差错等要素，使得网络CAN的波特率的核算变得复杂起来。CAN在技能上便引入了重同步的概念，以更好的处理这些问题。这样重同步带来的成果便是要么时刻段1(Tseg1)添加TSJW（同步跳转宽度SJW+1），要么时刻段削减TSJW，因而CAN的波特率实践上有一个规模：
1/(Tbit+Tsjw) ≤CANbps≤1/(Tbit-Tsjw)
CAN有波特率的值四以下几个元素决议：
A． 最小时刻段Tscl；
B． 时刻段1 TSEG1；
C． 时刻段2 TSEG2；
D． 同步跳转宽度 SJW
那么Tscl又是怎样核算的呢？这是总线时序寄存器中的预分频寄存器BRP派上了用场，Tscl＝（BRP+1）/FVBP。FVBP为微处理器的外设时钟Fpclk。
而TSEG1与TSEG2又是怎样区分的呢？TSEG1与TSEG2的长度决议了CAN数据的采样点，这种方法答应宽规模的数据传输推迟和晶体的差错。其间TSEG1用来调整数据传输推迟时刻形成的差错，而TSEG2则用来调整不同点节点晶体频率的差错。可是他们因为过于灵敏，而使初度触摸CAN的人有点莫衷一是。TSEG1与TSEG2的是分大体遵从以下规矩： Tseg2≥Tscl2，Tseg2≥2TSJW，Tseg1≥Tseg2
总的来说，关于CAN的波特率核算问题，掌握一个大的方向就行了，其核算公式能够规结为：
BitRate = Fpclk/( (BRP+1) * ((Tseg1+1)+(Tseg2+1)+1)

关于CAN的波特率的核算，在数据手册上已经有很具体的阐明。在此，扼要的把核算办法给出来：

Tcsc :bit位每一编码的时刻长度，每bit能够装备为8~25位编码，常设为16 。

Tcsc=1/波特率/编码长度 ；按上面核算 Tcsc=”1/1MHz/16″=62.5ns (取63) 。

BRP = (Tcsc x MCK) – 1=6.3-1 (能够取 5)

各种推迟（Tprs ：）

Delay of the bus driver: 50 ns

Delay of the receiver: 30ns

Delay of the bus line (20m): 110ns

Tprs = 2 * (50+30+110) ns = 380 ns

PROPAG= 380 ns/ Tcsc-1 =6.08Tcsc-1 (可取 6)

Tphs1 + Tphs2 = bit time – Tcsc – Tprs = (16 – 1 – 7)Tcsc= 8

常取 Tphs1 = Tphs2 ，所以 Tphs1 = Tphs2 =4 ；

Tsjw = Min(4 Tcsc,Tphs1) = 4 Tcsc （From 1 to Tphs1 ）

SJW = Tsjw/Tcsc – 1 = 3 ;

现在CAN_BR 中的各个参数就都有了（BRP=5 ；SJW=3；PROPAG=6；PHASE1=PHASE=4）,填进去就应该OK了 。

假定咱们先不考虑BTR0中的SJW位和BTR1中的SAM位。那么，BTR0和BTR1便是2个分频系数寄存器；它们的乘积是一个扩展的分频系数。即：

BTR0×BTR1＝F_BASE／Fbps （1）
其间：
内部频率基准源F_BASE = Fclk／2，即外部晶振频率Fclk的2分频。留意任何使用中，当使用外部晶振作为基准源的时分，都是先经过2分频整形的。
（1）式中，当晶振为16M时，F_BASE＝8000K
当晶振为12M时，F_BASE＝6000K
Fbps便是咱们所期望得到的CAN总线频率。单位为K。
设（1）式中BTR0＝m，BTR1＝n，外部晶振16M，则有：

n ＝8000／ Fbps （2）

这样，当Fbps取咱们期望的值时，就会得到一个m * n的组合值。当n选定，m值也仅有。
n值CAN规范中规则8～25。（也便是BTR1的值）基本原则为：Fbps值越高时，选取n（经过设置BTR1）值越大。其原因不难理解。
我假定一般使用中选取n＝10，也便是：
同步段＋相位缓冲段1＋相位缓冲段2 ＝1＋5＋4
则(2)式简化为
m＝800／Fbps

m的最大设置值为64，SJA1000最大分频系数m*n＝64×25＝1600。因而规范算法中通常以16M晶振为例。其实有了公式（1），任何晶振值（6M～24M）都很简单核算。
SAM的确认：低频时，选SAM＝1，即采样3次。高频100K以上时，取SAM＝0，即采样1次。
SJA重同步跳宽选取: 与数字锁相环技能有关。n值选得大时，SJA能够选得大，即一次能够批改多个脉冲比例Tscl。n值小或频率低时，选SJA＝1。即BTR0.7和BTR0.6都设为0。