您的位置 首页 FPGA

51单片机的P1、P2、P3口的作业原理

1、P1口某一位的内部电路结构如下图所示,在51单片机的P0,P1,P2,P3口中,P1口的结构最简单,用途也最单一。仅仅只作为普通的数据输入/输…

1、P1口某一位的内部电路结构如下图所示,在51单片机的P0,P1,P2P3口中,P1口的结构最简略,用处也最单一。只是只作为一般的数据输入/输出(I/O)端口运用。从图中能够看出,P0口与P1口的首要不同在于:P1端口用内部上拉电阻代替了P0端口的场效应管,而且输出的信息只要内部总线的信息,没有了数据/地址总线的复用。

1)P1口用作输入端口

假如P1口用作输入端口,即Q=0,/Q=1;则场效应管导通,引脚被直接连到电源的地GND上,即便引脚输入的是高电平,被直接拉低为“0“,所以,与P0端口相同,在将数据输入P1端口之前,先要经过内部总线向锁存器写”1“,这样/Q=0,场效应管截止,P1端口输入的“1”才能够送到三态缓冲器的输入端,此刻再给三态门的读引脚送一个读操控信号,引脚上的“1”就能够经过三态缓冲器送到内部总线。具有这种操作特色的输入/输出端口,一般称之为准双向I/O口,51单片机的P1,P2,P3口都是准双向口。而P0端口因为输出具有三态功用(输出端口的三态是指:高电平,低电平,高阻态这三态),所以在作为输入端口时,无需先写“1”然后再进行读操作。

2)P1口用作输出端口

假如P1口用作输出端口,应给锁存器的写锁存CP端输入写脉冲信号,内部总线送来的数据就能够经过D端进入锁存器并从Q和/Q端输出,假如D端输入“1”,则/Q=0,场效应管截止,因为上拉电阻的效果,在P1.X引脚输出高电平“1”,反之,假如D端输入“0”,则/Q=1,场效应管导通, P1.X引脚连到地线上,从而在引脚输出“0”。

2、P2口的内部电路结构如下图所示,能够看出P2口既有片内上拉电阻,又有切换开关MUX,所以P2口在功用上兼有P0和P1端口的特色,这首要体现在输出功用上,当切换开关向下接通时,从内部总线输出的一位数据经反相器和场效应管反相后,输出在端口引脚线上;当多路开关向上时,输出的一位地址信号也经反相器和场效应管反相后,输出在端口引脚线上。
1)P2口用作输入端口

假如P2口用作输入端口,即Q=0,/Q=1;则场效应管导通,引脚被直接连到电源的地GND上,即便引脚输入的是高电平,被直接拉低为“0“,所以,与P0端口相同,在将数据输入P2端口之前,先要经过内部总线向锁存器写”1“,这样/Q=0,场效应管截止,P2端口输入的“1”才能够送到三态缓冲器的输入端,此刻再给三态门的读引脚送一个读操控信号,引脚上的“1”就能够经过三态缓冲器送到内部总线。

2)P2口用作输出端口

假如P2口用作输出端口,应给锁存器的写锁存CP端输入写脉冲信号,内部总线送来的数据就能够经过D端进入锁存器并从Q和/Q端输出,再经过电子开关、非门和场效应管从端口输出。

3、P3口的内部电路结构如下图所示,能够看出P3口和P1口的结构相似,差异仅在于P3端口的个端口线有两种功用挑选,当处于榜首功用时,第二输出功用线为1,此刻,内部总线信号经锁存器和场效应管输入/输出,其效果与P1端口效果相同,当处于第二功用时,锁存器输出1,经过第二输出功用线输出特定的信号,在输入方面,既能够经过缓冲器读入引脚信号。还能够经过代替输入功用读入片内的特定第二功用信号。

1)P3口用作输入端口

P3用作输入端口时,其运用方法与P1和P2相似。

2)P2口用作输出端口

P3用作输出端口时,其运用方法与P1和P2相似。

使P3端口各引脚处于第二功用的条件是:

1、串行I/O处于运转状况(RXD,TXD);

2、打开了处部中止(INT0,INT1);

3、定时器/计数器处于外部计数状况(T0,T1)

4、履行读写外部RAM的指令(RD,WR)

在使用中,如不设定P3端口各位的第二功用(WR,RD信号的的发生不必设置),则P3端口线主动处于榜首功用状况,也便是静态I/O端口的作业状况。在更多的场合是依据使用的需求,把几条端口线设置为第二功用,而别的几条端口线处于榜首功用运转状况。在这种情况下,不宜对P3端口作字节操作,需选用位操作的方式。

端口的负载才能和输入/输出操作:

P0端口能驱动8个LSTTL负载。如需添加负载才能,可在P0总线上添加总线驱动器。

P1,P2,P3端口各能驱动4个LSTTL负载。
/////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////

p1口是准双向口,p1口的每一位口线能独登时作输入线或输出线。
作输出时:将“1”写入锁存器,是输出极的场效应管截止,输出线有内部上拉电阻提升为高点位,输出“1”
作输入时:有必要先将“1”写入锁存器,场效应管截止。该口线由内部上拉电阻提拉成高电平,一起也能被外部输入源拉成低电平,既当外部输入“1”时该口线为高电平,而收支0时,该口为低电平。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/fangan/fpga/272112.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部