在数字信号处理器飞速开展的今日，微处理器的运用已主领着电子技能范畴的潮流，先进的数字信号处理技能，能完成各种杂乱的功用。对正弦波信号发生器而言，数字DDS技能的诞生，使波形发生器技能有了进一步的腾跃。就数字DDS波形发生器和模仿振动器比照而言，具有输出频率精度高，波形失真小，可由单片机或DSP微处理器对其进行通讯操控其输出频率，然后完成用数控方法来准确操控其输出频率，以习惯高精度外表或智能化体系信号发生器运用，然后战胜传统方法经过模仿振动带来的频率调整分辩率低，稳定性较差，无法完成和微处理器接口的智能化的缺陷。依据该芯片能完成很宽规模的输出频率和可输出任何波形的特色。本文以DDS技能，介绍一种宽规模正弦波发生器的芯片。
数字频率组成技能芯片ML2035 DDS(Digitai Direct Frequency Synthesis)是一种全数字化的频率组成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率操控字；频率分辩率取决于累加器位数；相位分辩率取决于ROM的地址线位数；起伏量化噪声取决于ROM的数据位字长和DIA转换器位数等。依据DDS信号发生器有如下长处：(1)频率分辩率高，输出频点多，可达N个频点(N为相位累加器位数)；(2)频率切换速度快，可达μs量级；(3)频率切换时相位接连；(4)能够输出宽带正交信号；(5)输出相位噪声低，对参阅频率源的相位噪声有改进效果；(6)能够发生恣意波形；(7)全数字化便于集成，体积小，重量轻。 DDS的核心部件是相位累加器，它由N位加法器与N位相位寄存器构成，相似一个简略的计数器。每来一个时钟脉冲，相位寄存器的输出就添加一个步长的相位增量值，加法器将频率操控数据与累加寄存器输出的累加相位数据相加，把相加成果送至累加寄存器的数据输入端。相位累加器进入线性相位累加，累加至满量程时发生一次计数溢出，这个溢出频率即为DDS的输出频率。正弦查询表是一种可编程只读存储器(PROM)，存储的是以相位为地址的一个周期正弦信号的采样编码值和包括一个周期正弦波的数字起伏信息，每个地址对应于正弦波中0～360°规模中的一个相位点。将相位寄存器的输出与相位操控字相加，得到的数据，作为一个地址对正弦查询表进行寻址，查询表把输入的地址相位信息映射成正弦波起伏信号，驱动DAC，输出模仿信号。低通滤波器滤除不需求的取样重量，以便输出频谱纯洁的正弦波信号。跟着电子工程范畴的实际需求以及数字集成电路和微电子技能的开展，DDS技能日益显露出它的优越性。
ML2035便是Micro Linear公司的一款依据DDS技能的单片正弦信号发生芯片，它能够在简直不需求其他外围器材的条件下，发生从直流到25kHz的正弦信号。该芯片具有如下特色：
●输出正弦信号频率为直流到25kHz；
●具有低增益差错和低谐波畸变功用；
●具有3线SPI兼容性串行微处理器接口，并具有数据锁存功用；
●具有不需求外围器材的全集成解决方案功用；
●频率分辩率可达1．5Hz(±0．75Hz)(当输入时钟频率为12MHz时)；
●自带3～12MHz的内部晶振；
●具有同步和异步的数据加载功用。
该芯片兼容SPI通讯接口，通讯操控能够经过单片机或DSP以SPI协议形式写入需求的频率，其通讯时序见图2，各个电平的逻辑持续时间见表20芯片的数字接口部分，主要由移位寄存器和数据锁存器组成。 SID引脚上的16bits数据字在时钟SCK的上升沿时被送入16bits的移位寄存器。需求留意的是，应该先送最低位，最后送最高位。然后在LAI的下降沿触发下，送入移位寄存器的数据被锁存进数据锁存器。为了保证数据的有用锁存，LAI的下降沿应该发生在SCI为”低”电平期间。同理，在SID数据移位寄存器期间，LAI应该坚持”低”电平。
因为ML2035的操控字长为16比特，因而依据DDS的原理，可推导出ML2035的输出频率关系式为：
相应地，ML2035的频率分辩率(最小频率)为
由DDS的基本原理能够知道，因为ML2035频率分辩才能有限，输出的正3S信号将有或许呈现差错。关于不同的参阅时钟，将发生不同程度的频率差错，表1中列举了
ML2035的常用晶振下的频率操控字和频率差错状况。
  |
ML2035还具有电源“休眠”功用，能够有用进步电源的运用功率，这关于便携式产品是极端有利的。当期望ML2035坚持”休眠”时，能够向移位寄存器输入全”0″，并向LATI加载”1″使其坚持高电平。在这种状况下，ML2035的功耗能够降到11．5mW以下，而输出正弦信号的起伏降到0V。需求提及的是，在电路规划中应该对ML2035的电源输入端进行电源去耦处理。
芯片的引脚散布见图1，该芯片只要八个引脚，高度的集成技能，完成了不需求外围元件的特色，该芯片的引脚功用介绍如下：
 |
脚①：VSS，接地；
脚②：SCK，串行时钟输入引脚：
脚③：SID，串行数据输入引脚；
脚④：LATI，通讯数据锁存输入引脚(下降沿)；
脚⑤：Vcc，正电源供电引脚(+5V)
脚⑥：VOUT，模仿输出，输出摆幅为vcc/2；
脚⑦：GND，悉数输入输出的参阅点引脚；
脚⑧：CLKIN，外部时钟输入引脚，该引脚可接入3～12MHz的数字时钟信号。
  |
