国内谱仪技能多年来一向停留在模仿技能水平上，数字化能谱丈量技能仍处于办法研讨阶段。为了满意不断增加的高功用能谱仪需求，迫切需求研发一种数字化γ能谱仪。经过核脉冲剖析仪显现在显现器上的核能谱协助人们了解核物质的放射性的程度。
1数字多道剖析仪的优势
国内很大一部分学者选用核谱仪模仿电路的办法完结脉冲堆积的处理。因为整个进程都是由模仿电路来完结，所以一向遭到多种不利因素的困扰：模仿滤波成形电路有限的处理才能达不到最佳滤波的要求;模仿体系在高计数率下能量分辨率明显下降，脉冲经过率低;模仿电路固有的温漂和不易调整等特色，导致体系的稳定性、线性及对不同运用的习惯性不高;在脉冲波形辨认、电荷抓获效应校对等更杂乱的运用场合模仿体系无法担任。
比较来看，数字脉冲起伏剖析体系的功用明显优于模仿脉冲剖析器。数字剖析器有以下几点长处：经过软件完结，进步了体系的稳定性与可靠性;能够运用数字信号处理办法针对输入噪声特色完结优化规划，到达最佳或准最佳滤波作用;处理速度快，反堆积才能强，相同能量分辨率下脉冲经过率更高;参数由程序操控，调整便利、简略。
2总体规划
本计划规划了一种根据可编程门阵列的多道脉冲起伏剖析器的硬件渠道。图1即为总体规划框图，探测器输出的核脉冲信号经前端电路简略调度后，经单端转差分，由采样率为65 MHz的高速ADC在FPGA的操控下进行模/数转化，完结核脉冲的数字化，并经过数字核脉冲处理算法在FPGA内构成核能谱，核能谱数据可经过16位并行接口传输至其他谱数据处理终端，也可经过LVDS/RS 485接口完结长途传输。特别需求留意的是，因为高速AD前置，调度电路应该满意宽带、高速，且电路参数能够动态调整的需求，以习惯不同类型探测器输出的信号，然后更好地发挥数字化技能的优势。
图1 总体规划框图
3详细硬件规划
3.1前端电路
前端电路由单端转差分和高速ADC电路组成。差分电路因为其杰出的抗共模搅扰才能而运用广泛。因为调度电路输出的脉冲信号为单极性信号，若直接送入ADC，将丢失一半的动态规模。规划中在运放中参加一个恰当的偏置电压，将单极性信号转化成双极性信号后再送入ADC，以确保动态规模。将信号由单端转化成差分的一起，进行抗混叠滤波处理，完结带宽的调整。
本规划运用AD9649 – 65高速ADC完结核脉冲的模/数转化，AD9649为14位并行输出的高速模/数转化器，具有功耗低、尺度小、动态特性好等长处。当信号从探测器经过调度电路，过差分转单端电路后，以差分信号的方式进入ADC，在差分时钟的操控下，转化成14位数据，进入FPGA.该高速A/D在外部FPGA的操控下对信号进行采样。然后将采样后的数字信号送入FPGA中完结数字核脉冲的起伏提取。图2为A/D转化的原理图，AD9649在差分时钟的同步下完结A/D转化，D0~D13为14个有用输出数据位。
图2 ADC电路原理图
3.2 FPGA
现在国内外多道脉冲起伏剖析的数字化完结主要有2种计划：纯DSP计划、DSP+可编程器材计划。本文将充分发挥FPGA的并行处理优势，在单片FPGA芯片上完结核脉冲的收集与数字核脉冲处理算法，经Quar-tus-Ⅱ软件仿真与归纳，本文选用EP3C40 FPGA芯片完结多道剖析器的数字化功用。
3.3接口电路规划
选用了LVDS和RS485两种长间隔数据传输接口，用于完结核能谱数据的长途传输。LVDS即低电压差分信号，是一种能够完结点对点或一点对多点的衔接，具有低功耗，低误码率，低串扰，低噪声和低辐射等特色。LVDS在对信号完整性、地颤动及共模特性要求较高的体系中得到了越来越广泛的运用。图3为低电压、最高数据传输速率为655 Mb/s的LVDS接口电路。
图3 LVDS长间隔承受发送电路
在高速通讯状况下，其通讯间隔可到达几百米。而RS 485接口选用平衡驱动器和差分接收器的组合，有很强的抗共模搅扰才能和抗噪声搅扰才能。其最大的通讯间隔约为1 219 m，最大传输速度为10 Mb/s，传输速率与传输间隔成反比，在100 Kb/s以下的传输速率下，能够到达最大的通讯间隔。
3.4电源电路
稳压电源一般有两类：线性稳压电源和开关稳压电源。开关电源的功率调整开关晶体管作业在开关状况，极易发生严峻的开关搅扰，若选用开关稳压电源，这些搅扰将严峻地影响数字多道剖析器的正常作业，下降A/D转化精度。所以本文选用线性稳压电源为各功用模块供电。线性稳压电源的长处是输出电压比输入电压低，反响速度快，输出波纹较小，作业发生的噪声低。
本文规划的电源电路其输入电压为9~12 V，输出电压有5 V，3.3 V，2.5 V，1.8 V，1.2 V.线性稳压电路为单端转差分、ADC、FPGA、LVDS等各模块供电。
4数字寻峰
NaI(Tl)探测器输出信号经过调度电路后进入高速ADC，ADC进行接连高速的采样，然后由FPGA完结数字核脉冲信号的积分、峰值检测、阈值判别等功用[8].因为当核能谱到达峰值时，其一阶导数为0，据此可在接连的输入信号中找到各核脉冲的峰值，并将该峰值对应道址的计数值加1，然后构成核能谱。为进步寻峰功率，寻峰之前需求对离散脉冲信号进行阈值判别，对幅值低于阈值下限的信号不进行寻峰处理，可大大削减参加寻峰的离散核脉冲信号。
5功用测验
运用Borland C++集成开发环境开发了谱数据处理上位机软件，软件完结了能谱显现、能谱数据管理、体系参数设置、RS 485通讯等功用。图4是本文规划的数字多道剖析器剖析137CS得到的1 024道能谱，其能量分辨率挨近8%.
图4 数字多道剖析器实测
6结语
本文提出了一种根据FPGA的数字核脉冲剖析器硬件规划计划。该计划在单片FPGA中完结了多道脉冲起伏的数字剖析功用，经过软件功用仿真和实践运转，说明晰数字多道脉冲起伏剖析器硬件规划的可行性，将FPGA运用到数字能谱丈量体系能充分发挥其并行处理优势，并能有用下降硬件电路规划的杂乱度。
