摘要 文中对适用于高速突发通讯的依据数字滤波平方的守时同步算法进行了研讨。经过对在高速数据传输通讯中，该守时同步环路的守时差错估量模块进行并行结构完成，大幅下降了体系关于时钟的要求，且愈加易于完成;将文中所提守时操控部分与其他文献中的办法做了比照，标明所用办法能够到达更好的作用。最终进行的Matlab仿真以及硬件完成，成果标明，该环路能够完成突发与非突发状况下的高速数传守时同步。
现在，数字通讯体系正向高速全数字化方向开展。在全数字接纳机守时同步中，首要包括两个要害点：守时差错估量和守时操控。传统的守时同步办法中一般直接调理本地采样时钟以到达采样最佳的作用，而在全数字接纳机中，本地采样时钟不变，经过核算守时差错操控发生重采样时钟到达最佳采样。经过发生重采样时钟到达守时同步的办法常用的有Gardner算法和数字滤波平办法。二者同属守时同步中的内插法，对载波信号不灵敏，能够先于载波同步进行，不同在于Gardner归于反应式，而数字滤波平办法归于前馈式，所以后者的同步时刻更短更适合处理突发信号，因此在存在突发状况的全数字接纳机中得到了广泛应用。数字滤波平办法适用于正在研讨项目中，要求能够处理突发状况下MPSK与MQAM调制信号的守时同步，而且在高速通讯状况下，经过对算法的守时差错估量模块进行并行结构完成，能够大幅下降关于时钟的要求，所以对数字滤波平办法的研讨是必要和有意义的。
1 守时同步原理
关于一般的线性调制信号，有
其间，cn为发送的符号数据;g(t)：gT(t)×gR(t)为体系脉冲响应;gT(t)为发送端成型滤波器的脉冲响应;gR(t)为接纳端匹配滤波器的脉冲响应;T为符号周期;s(t)为慢变的采样时刻差错;B(t)为载波相差，这儿不考虑载波相差，即B(t)=0，n(t)为高斯噪声，n(t)～N(0，2δ2)，其同相重量和正交重量的方差均为δ2。
对接纳信号r(t)以采样率N/T采样可得
rk=r(kT/N) (2)
然后对采样后的信号取模并平方，得xk样本信号，该样本信号中包括有一个频率为1/T的频谱重量，该频谱重量中就包括有守时差错信息。经过核算每一段长为LN(即LN个采样数据;L代表一次运算的符号数;N表明每个符号的采样点数;一般取N=4)的数据序列的傅里叶系数提取出来，该系数为
式中求出的守时差错
为ε的无偏估量。
2 守时差错估量
2.1 完成框图
依据式(3)，当N=4时经过公式改换可得守时差错估量完成框图如图1所示。
其间，匹配滤波之后，参加一个中心频率为1/2T，带宽为α/T的带通滤波器，用来滤除带外噪声，并在差错求出之后参加一个卡尔曼滤波器，用以对成果进行滑润。
2.2 差错估量的并行结构
针对高速数据传输时的通讯，在守时同步的前端，ADC采样采纳并行结构，也即ADC经过并行时刻交错的采样办法进行4倍采样。然后匹配滤波器规划为并行转置型FIR，进行并行输出，输出的成果再次运用并行结构，别离求出式(5)中image(x)和real(x)，并行结构如图2所示。
预设守时差错为1/4，在不同输入信噪比状况下验证守时差错估量的准确性，如图3所示。守时差错并行算法结构能够正确地估量守时差错。
3 守时操控
守时操控部分，文献说到用与Gardner算法中相同的操控办法，即环路滤波和NCO操控。在此，文中运用别的一种守时操控办法，获得了更好的作用。守时操控部分，文中选用守时估量算法，估量出的差错值去操控发生内插所要用到的整数距离mk和分数距离μk。
Gardner守时操控办法和新操控办法别离为两种守时操控办法在码速率为300 MHz，采样率为1.2 GHz，时偏为0.25T，SNR为15 dB时的星座图。从星座图可显着看出，新操控办法作用更好，星座图愈加收敛。
4 Matlab仿真
仿真中，选用QPSK调制，匹配滤波器滚降系数设为0.35，符号率为300 MHz，采样率1.2 GHz，每个码元采4个点，信噪比设为15 dB，信道为高斯白噪声信道。
其时偏设为0.25T和-0.25T时，环路守时差错检测成果别离如图6(a)和图6(b)所示。经过图8能够看出差错检测成果是可信的。
5 算法完成
在Matlab仿真功能得到确保的前提下，文中对该算法进行了硬件完成，并取得了杰出的作用。算法硬件完成流程，如图7所示。
信号源部分运用信号发生器发生300 MHz的BPSK信号，A/D采样率为1.2 GHz，A/D直接对基带信号以4倍的符号率采样，匹配滤波的滚降系数为0.5，数字处理部分选用Xilinx公司的Virtex-4系列FPGA芯片。算法完成耗费8%的Slices以及14%的DSP48s。
运用Chipscope调查，当信噪比为15 dB时，守时同步前后的星座图比照如图8所示。
6 结束语
规划了依据数字滤波平方的全数字接纳机守时同步办法，守时同步环路首要由守时差错提取、守时操控与内插滤波器3部分组成。其间守时差错是由基带采样信号进行离散傅里叶改换提取得到，而且文中规划了一种适用于高速通讯下的并行完成结构，内插系数由守时操控模块核算的小数距离确认，从守时操控模块核算出的整数距离相当于重采样时钟，对内插后的信号进行采样，即可得到同步数据。数字滤波平办法归于非数据辅佐型，对载波不灵敏，能够先于载波同步进行，算法完成结构归于前馈式，适合于突发通讯、运算简略、体系完成便利，Matlab仿真与硬件完成成果标明，该规划方案能够较好地处理守时问题。
