摘要：有限冲击呼应(FIR)滤波器是数字通信体系中常用的根本模块。文章规划了一种流水结构的FIR滤波器，经过FPGA对其进行硬什加快操控。仿真成果验证了所规划的FIR流水结构滤波器功用的正确性。
0 导言
跟着数字通信技能的快速开展，高质量的信息处理对滤波器的功用和资源占有量提出了更高的要求。有限冲击呼应(FIR)数字有限冲激呼应滤波器在语音、谱剖析等数字信号处理范畴有着广泛的运用，是信号处理体系中重要的组成部分，其功用往往对整个体系的功用和功耗发生至关重要的影响。因而，怎么最大程度地优化FIR滤波器的功用成了电路完成中需求特别重视的问题。
现代运用程序的中心核算函数一般经过软件编程在处理机上履行，处理速度慢，当中心函数较杂乱时，需求较长处理时刻，选用硬件处理，可以削减处理器占用时刻，进步处理器的使用率，然后进步体系的功用。现代数字体系中广泛运用现场可编程逻辑器件(FPGA)作为完成渠道，本文提出一种根据FPGA的FIR滤波器规划，充分使用硬件电路固有的快速特性，代替传统的软件算法，削减占用处理机的资源，进步了FIR滤波器的功用。
1 FIR滤波器流水结构规划
FIR滤波器具有有限冲击呼应体系安稳收敛、线性相位的优胜特性，不会发生相位失真。FIR数字滤波器有直接型结构和转置型结构(如图1所示)等多种完成结构，为进步电路的履行功率、简化电路，本文选用分布式算法结构或许转置结构的FIR滤波器加以完成。与根本结构FIR滤波器不同，采样数据一起进入乘法器，先核算乘积和，再进行推迟，经过流水线的加法器链将乘积成果流水相加，终究得到滤波输出，优化后其硬件逻辑根本单元结构如图2所示。
设FIR滤波器单位脉冲呼应h(n)长度为N，其输入序列和输出序列的差分方程为：
其间，ωp为归一化通带截止角频率，ωs为归一化阻带截止角频率，δp为峰值通带纹波，δs为峰值阻带纹波。因为FIR滤波器阶数N有必要为整数，以N=8为例，可得到FIR滤波器的系数h(n)。如表1所示。
2 FPGA自动操控规划
FIR自动化操控进程见图3所示。为了处理表里时钟不同速率问题，选用异步FIFO作为缓冲的存储器。当外部数据开端进入时，数据顺次进入异步FIFO;当异步FIFO状况为满时，则FPGA开端作业，操控异步FIFO中的数据顺次进入FIR流水结构进行运算，并将核算成果顺次按次序输出至后级同步FIFO中，等候CPU进行读取作业。整个数据处理进程主要由异步FIFO深度进行操控，当其状况为空且前一帧数据处理彻底完毕后，整个体系将坚持现有状况，进入休眠进程，等候下一个数据的进入才开端唤醒作业。
3 试验成果及剖析
使用Matlab进行仿真，假定输入序列采样为
即50Hz、370HZ、430Hz信号的混合信号，其间n=1，2，3…100。规划N=8的低通FIR滤波器，截止频率为100HZ。图4为输入序列，图5为输出滤波成果。
用Modelsim进行逻辑仿真，FPGA操控信号时序如图6所示。
FIR流水线结构运算输出及运算成果FIFO存储进程仿真图如图7所示。
图中为FIR流水结构中各级寄存器状况仿真图，将其提取，并树立仿真表如表2所示。
将FIR输出序列逻辑值与仿真成果经过表2比较可知，仿真运算成果共同。归纳上述一系列仿真图与仿真表可知，FIR流水结构功用正确，完成了FPGA操控的FIR滤波器规划。
4 定论
本文规划了一种根据FPGA的硬件加快器，完成了很多削减逻辑运算单元的流水线的运算方法，并经过Matlab与Modelsim的仿真，验证了所规划的FIR流水结构滤波器功用的正确性。
